计算机组成原理测试题答案.docVIP

综合测试题 一， C 2.A 3.A 4.B 二， CPU 储存器 数据总线 控制总线 主储存器 高速缓存 地址 地址总线 数据总线 控制总线 地址信息 数据信息 控制信息 三． 100Mps 将数据线的宽度改为64位，也可以保持数据宽度32位，但使总线的时钟频率增加到200MHz。（课本p.61） 动态RAM的储存原理是电容存储电荷的原理来寄存信息。其需要刷新的原因是电容上的电荷维持时间有限，信息会自动消失，所以在一定时间内储存单位要刷新一次。 异步刷新（课本p.80） 3.多层次存储体系结构中主要包含高速缓冲存储器，主存储器，辅助存储器。 主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 4.计算机可以从时间和空间两方面来区分指令和数据，在时间上，指令是取指周期从内存中取出的，数据是执行周期从内存取出或往内存中写入的。在空间上， 指令是从内存中取出送控制器，数据是从内存中取的送运算器和往内存写入的 5.SRAM：静态半导体随机存取存储器。DRAM：动态半导体随机存取存储器。 静态RAM是用触发器工作原理储存信息，信息读出后，它仍保持其原状，不需要再生，但电源掉电时，原存信息丢失，故它属于易失性半导体储存器。动态RAM是靠电容存储电荷的原理存储信息。需要一定时间刷新。它与静态RAM相比，具有集成度更高，功耗更低等特点。 四， 1.（1）32/8=4B (4B)*2^20=(2^22)B=4MB (2 )(2^20)B/512K*(32/8)=8(片) （3）需要1位地址芯片选择 （选择两个512K*32的芯片） 2.（1）2420/（2420+80）=0.968 令t=40ns,则主存存储周期为6t。 则 （t/(0.968*t+（1-0.968）*6t)）*100%=86.2% (2420*40+80*240)/2500=46.4(ns) 3. 4.(1) 8*32/8=2^5 4K=2^12 则Cache共有12-5=7块 根据四路组相联映射，则有7-2=5（位） 256K=2^18 主存字块标记为18-5-5=8(位) 所以 主存字块标记 组地址 字块内地址 8 5 5 略 后续题： 一． OP A1 A2 A3 0000 0001 .... 1110 A1 A2 A3 1111 1111 .... 1111 OOOO 0001 .... 1101 A2 A3 1111 1111 .... 1111 1110 1110 .... 1110 OOOO OOO1 .... 1111 A3 1111 1111 .... 1111 1111 1111 .... 1110 OOOO 0001 .... 1110 A3 1111 1111 .... 1111 1111 1111 .... 1111 1111 1111 1111 1111 0000 0001 .... 1111 二：PC当前值为240，该指令取出后PC值为243，要求转移到290，即相对位移量为290 -243=47，转换成补码是2FH，一般情况下采取低字节为字地址，故第二字节是2FH 第三字节是OOH；三：略四：0.01011, 0.001011, 1.0101, 1.11011, 1.111011, 0.0101 （正数补码不变，负数取反加1。除以2即数整体向右移一位，乘以2即数整体向左移动一位） 五． (1)对阶： △J=Ex－EY=（-10）2－（+10）2=（-100）2 所以ExEY，则Sx右移4位，Ex+(100)2=(10)2=EY。SX右移四位后SX=0经过舍入后SX=0001，经过对阶、舍入后，X=2（10）2×（0.0001）2 （2)尾数求和：SX+SY=0.1100 (3)规格化: X+Y=2（10）2×（SX+SY）=2（10）2（0.1100）2=（11.00）2 六．(1)256k=2^18=18位,3段,8*32/8==32=2^5=5位,4k/32/4=5位 主存字块:8位，组内地址:5,块内地址:5 (2) 七．(1)2^20*4=4MB (2)(1024k*32)/(512k*8)=8片 (3)20-19=1片 本试题答案由224宿舍整理 提供，如有错误请指正。