数字IC设计——整理.docVIP

数字集成电路设计整理 一、概念 1. ASIC——Application Specific Integrated Circuit专用集成电路 ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、必威体育官网网址性增强、成本降低等优点。ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，半定制使用库里的标准逻辑单元(Standard Cell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。全定制能够比半定制的ASIC芯片运行速度更快。指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程。其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络代工厂并提交生产数据。作为连接设计与制造的桥梁，合格的版图设计人员既要懂得IC设计、版图设计方面的专业知识，还要熟悉制程厂的工作流程、制程原理等相关知识。II GDS II stream format, common acronym GDSII, is a database file format which is the de facto industry standard for data exchange of integrated circuit or IC layout artwork. It is a binary file format representing planar geometric shapes, text labels, and other information about the layout in hierarchical form. The data can be used to reconstruct all or part of the artwork to be used in sharing layouts, transferring artwork between different tools, or creating photomasks. .数字后端工具及比较——Silicon Ensemble\Apollo\Astro\SOC Encounter Astro Encounter Database Milkway,二进制，size小 ASCII格式，size大，支持在lib中直接修改文件 Cell（一个进程） 打开多个cell，不占用terminal 打开一个cell，命令行占用terminal Timing analyze 不能直接调用signoff工具 自动调用signoff工具 Fill poly 直接加dummy poly 不支持poly的fill，只metal 1的fill 工具参数 自己设置placement\cts\routing之后的参数 通过prects\postcts\postrouting自动设置 IO test 有命令方便的加入 另寻方法 设计早期metal fill的影响 没有方便的设置timing 从一开始就能设置 读入gds 支持CEL view 不能读入，无法看到版图 如需手动拉线 不能自动识别伸缩、换层及打孔 较智能 为hard block做macro padding 可根据pin的多少调整padding 自己脚本解决 Hierarchical methodology 不如encounter Partition可自动产生block-level的工作环境和数据 加soft blockage 通过脚本 只支持图形化操作 Calibre 没有提供其接口，不能读入DRC结果 可直接读入Calibre运行结果 Memory的自动摆放 不如encounter Relative floorplan对摆放有效率 False violation 很少出现 常常有，不利于快速检查 Power network的自动synthesis 不如encounter 适用于快速overview，不可作为最后结果 命令的重定向 支持 不支持 CTS的查看和debug 工具速度慢 查看和调整时钟树容易些 二、数字后端流程 数据准备。对于 CDN 的 Silicon Ensemble而言后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。前端的芯片