例题与习题分析.pptVIP

试用元件例化方法设计实现一个计时器，利用前面设计的24和60可变进制计数器 例题 试用状态机的方法设计实现按键去抖电路 设计一个并行输入，循环左移的8位寄存器 load clk Q0 Q7 datain[7:0] 设计一个双缓冲的并行输入，循环左移的8位寄存器 load clk Q0 Q7 datain[7:0] 设计一个100进制可级联的计数器 EN GCC CLK 设计实现如图所示的逻辑电路 T0 T2 T3 T1 设计实现如图彩灯控制电路 A B C 彩灯显示方式： 1、 流水方式 A-B-C 2、 流水方式 C-B-A 3、 闪动方式 A-B-C 4、 交替流水、闪动方式A-B-C和A-B-C 组合电路设计应用 如图所示的电路，有4个按键、一个发光二极管和一个数码管，用Verilog HDL编程实现对按键状态的监测电路。具体要求如下：1、用发光二极管指示是否有按键按下，用按键按下时，发光二极管点亮。2、用数码管显示当前被按下的按键，即K1按下时，显示1；K2按下时显示2；K3按下时显示3；K4按下时显示4；无按键时，显示关闭。 设计一个自动售货机控制器。某自动售货机可以售A，B，C这 3种商品，价格分别为1、3、5元。 售票机只接受一元硬币。售货机面板上设有投币孔和退钱健，每种商品标识处有选择按键，上有指示灯表明当前投币说是否已经足够选买该商品。 例 题 与 习 题 EDA技术的设计方法 电路设计流程 设计输入：确定设计方案，选择合适元器件，根据具体的元器件设计电路原理图 第一次仿真：检验设计方案在功能方面的正确性。包括数字电路的逻辑模拟、故障分析，模拟电路的交直流分析、瞬态分析。※必须要有元件模型库的支持。 PCB板的自动布局布线：仿真通过后，根据原理图产生的电气连接网络表再进行PCB板的自动布局布线 后仿真：检验PCB板在实际工作环境中的可行性。 系统设计流程 系统划分：按照“自上而下”的方法 设计输入：采用VHDL语言状态图等方式描述系统，并编译成标准的VHDL文件。 功能仿真：检验系统功能设计的正确性。 综合优化：※将高层次描述转化为硬件电路的关键。对HDL源代码进行综合优化处理，生成门级描述的网络表 相应的厂家综合库。 适配前仿真：利用产生的网络表文件进行适配前的时序仿真。 适配：将综合后的网络表文件针对某一具体的目标器件进行适配，包括底层器件配置、逻辑分割、逻辑优化、布局布线。 适配后仿真：根据适配后的仿真模型，进行适配后的时序仿真，仿真结果能比较精确地预期实现所描述系统的未来芯片的实际性能。如果仿真结果达不到设计要求，就需要修改VHDL源代码或选择不同速度和品质的器件，直至满足设计要求 器件实现：将适配产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA或CPLD中 可编程逻辑器件原理 可编程逻辑器件分类 低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模的逻辑电路 高密度，已经有超过400万门的器件 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统集成度高，甚至可以做到SOC（System On a Chip） MAX7000S系列器件的内部结构 LAB(logic array block) 宏单元(macrocells) 扩展乘积项EPT(Expander product terms) 可编程连线阵列PIA(programmable interconnect array) I/O控制块IOC(I/O control blocks) XC4000系列FPGA的内部结构 1．XC4000系列的可配置逻辑块(CLB) 函数功能发生器 触发器 2. 输入/输出模块（In/Output Block） 输入/输出锁存器 三态输出缓冲器 3. 内部互连资源（PI） 单长线 双长线 长线 开关矩阵 可编程逻辑器件的设计流程 设计输入 ·电路图 ·硬件描述语言 器 件 编 程 设计实现 ·优化 ·合并、映射 ·布局、布线 功能仿真 时序仿真 器件测试 系 统 说 明 可编程逻辑器件选型 CPLD选择的方法 编程技术 在线可编程能力 功能模块的性能 触发器结构 嵌入式器件 I/O引脚的数量和类型 时钟输入引脚的数量 FPGA 选择的方法 可配置逻辑模块 I/O 引脚的数量和类型 时钟输入端的数目 嵌入式器件 配置/编程方式 器件当中所含可配置逻辑模块的数目 IP核  IP内核可以在不同的硬件描述级实现，由此产生了三类IP内核： 软核 硬核 固核 IP核是具有知识产权（Intelle