数字电子技术基础简明教程课件第2章_门电路讲义.ppt

第2章 门电路 直接用与非门也可以很容易地组合起来构成异或门，下图是它的逻辑图。由图可得 ①C＝0、 ，即C端为低电平（0V）、 端为高电平（＋VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。 ②C＝1、 ，即C端为高电平（＋VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uo＝ui。 C VDD uI/uO TP TN C (a) 电路 S S G G D D uO/uI TG C C (b)符号 uI/uO uO/uI 2.3.4 CMOS传输门、三态门和漏极开路门 一、CMOS传输门 二、CMOS三态门 1 A EN T P2 T P1 Y T N1 T N2 +V DD (a) 电路 1 EN A EN Y (b) 符号 ①EN=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。 ②EN=0时，TP2、TN2均导通，TP1、TN1构成反相器。 可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。 三、CMOS漏极开路门（OD门） 1、电路组成及符号 图(a)是CMOS漏极开路门的电路图，图(b)是它的逻辑符号。 (a) 电路图 +V’DD Y B1 D VSS B 1 A RD 外接 Y A B (b) 逻辑符号 2、主要特点 ①输出MOS管的漏极是开路的，工作时必须外接电源V’DD和电阻RD，实现的逻辑功能是Y＝A·B。 ②可以实现线与功能，即可以把几个OD门的输出端连接起来实现与运算。 ③可以用来实现逻辑电平变换。 ④带负载能力强。输出为高电平时带拉电流负载能力IOH决定于外接电源V’DD和电阻RD；输出为低电平时带灌电流负载能力IOL由输出级MOS管的容量决定，比较大。 作业题 P136 题2.4 (a) (d) (f) (k) 题2.5 (a) (b) 题2.6 (c) (d) 一、填空题 1、在CMOS反相器是由( )管和( )管组成的( )电路。 NMOS 互补 2、当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到VDD时，其逻辑状态相当于( )；当MOS门电路输入端通过电阻（不论电阻阻值为多少）接到地时，其逻辑状态相当于( )。 1 0 二、分析题 1、试写出下图CMOS门电路各个输出信号的逻辑表达式。 PMOS 2.4 TTL集成门电路 2.4.1 TTL反相器 1、电路组成 一、电路组成及其工作原理 TTL是晶体管-晶体管逻辑(Transistor-Transistor Logic)的简称。TTL逻辑门由若干晶体三极管、二极管和电阻组成。 ①输入级 由T1、R1、D1组成， D1是保护二极管，是为防止输入 端电压过低而设置的； ②中间级 由T2、R2、R3组成，T2集电极输出驱动T3，发射极输出驱动T4； ③输出级 由T3、T4、D和R4组成。 图(a)是TTL反相器的典型电路图，它有三部分组成： 中间级 (a) A R1 4kΩ T3 T2 T1 Y R4 +5V T4 R2 1.6kΩ R3 130Ω 1kΩ uI uO D +VCC 输入级 输出级 3.6V 0V 3.6V 0V D1 2、工作原理 ①、当电路输入端A接高电平（3.6V）时 3.6V 3.6V 4.3V 全导通 0.7V×2 1.4V 电位钳 在2.1V 发射结反偏 UBE1＝2.1－3.6＝－1.5V＜0 T1管发射结处于反向偏置，而集电结处于正向偏置，所以，T1管处于发射结和集电结倒置使用的工作状态。 1V UC2＝UCES2＋Ube4＝0.3＋0.7≈1V ∵UC2≈1V，该值不足以使T3、D导通，故T3、D截止。 输入为1输出为0 uO＝0.3V VCC(+5V) Y R2 1.6KΩ R1 4KΩ T1 A R3 1KΩ R4 130Ω D1 D T2 T3 T4 ②、当电路输入端接低电平(0V)时 0V 截止 发射结导通 Ub1≈0＋0.7＝0.7V ∵Ub1≈0.7V ，作用于T1 管的集电结和T2、T4管的发射结，不足以让T2、T4导通。故T2、T4截止。 uO≈VCC－Ube3－UD＝5－0.7－0.7＝3.6V 输入为0输出为1 ≈5V 4.3V 0.7V 由于T2截止，VCC通过R2、T3和D管使之工作在导通状态，T3发射结和D的导通压降均为0.7V 。 ib3≈0 VCC(+5V)