第12章集成逻辑门电路要点分析.pptVIP

12.1 晶体管—晶体管逻辑门电路 12.2 CMOS门电路 本章小结 12.1 晶体管—晶体管逻辑门电路 12.1.1 TTL与非门 1.管脚排列及逻辑功能演示 四2输入与非门电路7400的管脚排列如图12.1（a） 所示，演示电路如图12.1（b）所示。 根据演示电路可知：1Y 输出为0（相应发光 二极管不发光）、2Y 输出为1（相应发光二极管 发光）、3Y 输出为1（相应发光二极管发光）、 4Y 输出为0（相应发光二极管不发光）。 2.电路组成 标准TTL与非门电路如图12.2所示。图（a） 为内部电路，图（b）为逻辑符号。 电路由三部分组成： 输入级：由多发射极晶体管VT1和电阻R1组成。 它实现与逻辑关系。 中间级：由VT2和R2、R3组成。分别在VT2集电极 和发射极获得两个相位相反的信号，驱动下一级 电路。 输出级：由VT3、VT4、VT5和R4、R5组成。VT3、VT4 组成射极跟随器电路，同时与VT5组成推挽电路，提高 电路带负载能力。 3.电路功能分析 当电路输入全部为高电平时，输出为低电平， 也称电路处于开启状态；输入中有一个或一个以上 为低电平时，电路输出为高电平，也称电路处于关 闭状态。它们之间的逻辑关系为： 4.电路传输特性及主要参数 （1）电压传输特性 图12.4为测量电路及相应电压传输特性曲线。 电压传输特性曲线分为AB，BC，CD，DE四段。 AB段，称为传输特性曲线的截止区。 BC段，称为传输特性曲线的线性区。 CD段，称为传输特性曲线的转折区。 DE段，称为传输特性曲线的饱和区。 （2）主要参数 a.输出高、低电平UOH、UOL b.阈值电压UTH 指对应于电压传输特性曲线转折区的输入电压， 是输出高、低电平的分界线，一般用转折区中点对应 的输入电压表示，约为1.4V。 c.关门电平UOFF、开门电平UON 在保证输出电平为额定高电平（3.6V）90%的条件下，允许的最大输入低电平，称为关门电平UOFF；在保证输出为额定低电平（0.35V）的条件下，允许的最小输入高电平，称为开门电平UON。 d.输入信号噪声容限 噪声容限是指保证TTL与非门完成正常逻辑功能的情况下，电路所允许在输入信号上叠加噪声电压的幅度。 ① 输入低电平噪声容限 UNL ：保证输出为标准高电平时,允许输入低电平UIL上叠加的最大正向噪声电压值。 UNL=UOFF–UIL UNL越大,说明与非门输入低电平时抗正向干扰能力越强。 12.1.2 其他类型的TTL门电路 1.OC门 将多个门电路的输出端并联起来得到的逻辑关系， 称为线逻辑，包括线与和线或。这种电路结构的特点是节省组件、减少传输延迟和功耗。 OC门是一种能够实现线与逻辑的电路。 OC与非门电路的特点是将原TTL与非门电路中的 V5管集电极开路，并取消集电极电阻。所以，使用OC 门时，为保证电路正常工作，必须外接一个电阻RL与 电源+VCC相连，称为上拉电阻。如图12.5所示。 2.三态门 三门态门，也叫TSL门， 它除了输出高电平、低电平两种低阻状态外，还增加了第三种输出状态：高阻状态，也称作禁止状态、开路状态。 （1）电路组成及工作原理 图12.7所示为三态输出与非门电路，其中（a）为内部电路，（b）为逻辑符号。 ① C=1时,二极管VD截止，电路实现正常与非功能，即 ；  ② C=0时，uB1=0.3V+0.7V=1V，VT2和VT5截止，同时由于二极管VD导通，使得VT2的集电极电位UC2=0.3V +0.7V=1V，使VT3导通、VT4截止，输出呈现高阻状态。将C称为控制端或使能端。这是一种控制端为高电平有效的电路。 另外一种电路是当控制端 =0时，电路实现与非 功能， ，当C=1时，输出端对地呈现高阻状 态，其逻辑符号如图所示。 (2) 三态门电路的应用 三态门电路可以实现同