微处理器系统结构与嵌入式系统第三章微处理器体系结构及关键技术解析.pptVIP

指令组成及执行过程 指令字：操作码，操作数，操作数地址等构成 Balancing Operators a, b, c, d: 4-bit vectors out = a * b * c * d X a b X c X d z X a b out = (a * b) * (c * d) X c d X z Unbalanced Balanced 4 x 4 8 x 4 12 x 4 16-bit 4 x 4 4 x 4 8 x 8 16-bit Delay through 3 Stages of Multiply Delay through 2 Stages of Multiply 随机逻辑CPU的指令集设计 考虑如何让逻辑门可以快速而方便地实现 指令译码。 在随机逻辑CPU的指令集中，可以使用以下4种类型的指令：分支指令(branch instruction) 、存储器引用指令(memory reference instruction)、ALU指令(ALU instruction)、设置指令(SET instruction) 一般的设计方法是将指令内部的结构划分成多个指令字段(field)。同时还要求这些指令字段在各指令中所放的位置尽可能一样。这样，在CPU中可以减少指令译码所需的逻辑数量。 */86 指令的简化示例 如果限制在机器内部只用一个累加器，则指令集就会被限制在如下范围内： ① 使用单目操作数的指令，可以将累加器作为一个源操作数，同时可作为一个目的操作数。 ② 使用双目操作数的指令，可以将累加器作为一个源操作数，以存储器作为另一个源操作数，累加器同时也可作为目的操作数。 如果只用一个索引寄存器，则寻址模式将局限于以下两种方式： ① 当进行直接存储器寻址时，存储器地址由指令中的部分字段提供。 ② 当进行指数寻址时，目标地址一部分来自指令的存储器地址，与指数寄存器相加之后，形成目标操作数的地址。 微码CPU的体系结构 在微码结构中，控制单元的输入和输出之间的关系被视为一个存储系统。 时序部件 指令预处理 工作原理 微程序控制 (存储控制) 组成 微码控制器 +微代码 微码CPU的特点 优点： 可以通过减少取指令次数的方法来降低存储器总访问时间从而提高系统性能； 简化硬件设计，可使其成品机器几乎没有设计上的错误； 建立或改动微代码比建立或改动电路省时、不易出错，因此更易于创建新的CPU版本； 缺点： 同样功能微代码比硬连逻辑实现的开销大； * */86 微码结构与随机逻辑结构的比较 硬件设计开销 随机逻辑CPU的硬件和指令集必须同步进行设计和优化，因此比较复杂。 微码CPU的指令集设计并不直接影响现有硬件，修改指令集并不需要重新设计新的硬件。 性能 如果采用相同指令集，则随机逻辑CPU操作会更快。 如果执行相同的计算任务，微码CPU能够通过使用更少(但更复杂)的指令达到更高性能。 当系统整体性能受限于存储器的速度时，微码CPU对性能提高的优势更为明显。 * */86 微码CPU的设计步骤 建立硬件体系结构， 保证其具备执行必要基本功能步骤的功能。 将指令分割成许多微步骤，转写成微程序并写入控制存储器。 微指令Micro-instruction 微程序Micro-program（固件fireware） 指令instruction 微码控制器Microcode controller（定序器sequencer） * */86 微码CPU的操作1-指令译码与执行 控制逻辑对IR中的指令译码，确定对应微码程序地址并写入?PC； ?PC向微码ROM提供 地址，返回的微码写入?IR； ?IR译码后产生相应的控制信号； ?PC地址加1后获取下一条微指令地址，直到完成整个微码程序 * 微码CPU的操作2-读写数据 数据通路一般应有如下三个基本的时钟周期： 从存储器读数据后： 写入寄存器堆(Register File)； 写入指令寄存器(IR)； 写入临时寄存器(TempIn)； 作为ALU的一个输入； 从寄存器读数据后： 写入存储器地址寄存器MAR； 写入临时寄存器作为ALU的 一个输入； 存入存储器； 将Result寄存器内容写入寄存器组，或存入存储器； 指令集结构(ISA)是体系 结构的主要内容之一，其功 能设计实际就是确定软硬件 的功能分配。 3.3指令系统设计 考虑因素 速度、成本和灵活性 实现方式 硬件、软件 优化策略 RISC、CISC；流水线；多核；…… 实现内容 数据类型、指令功能、指令格式、寻址方式 实现步骤 根据应用初拟出指令的分类和具体的指令； 编写出针对该指令系统的各种高级语言编译程序； 对多种算法程序进行模拟测试，确认指令系统的操作码和寻址