计数器定时器教程分析.pptVIP

第9章 计数器/定时器 9.1 概述 在计算机系统中经常要用到定时信号： 微机系统中动态存储器的刷新定时 系统日历时钟的计时 喇叭的声源 在计算机实时控制和处理系统中，计算机主机需要每隔一定的时间就对处理对象进行采样，再对获得的数据进行处理，这也要用到定时信号。 定时的实现方法： 软件定时 让计算机执行一个延迟程序段。 通过正确地挑选指令和安排循环次数很容易实现软件定时。 优点：节省硬件 缺点：执行延迟程序期间，CPU一直被占用，降低了CPU的效率。 不可编程的硬件定时 可以采用小规模集成电路器件如555，外接电阻和电容构成。 定时电路简单，而且通过改变电阻和电容，可以使定时在一定的范围内改变。 这种定时电路在硬件连接好以后，定时值及定时范围不能由程序(软件)来控制和改变。 可编程定时器电路 定时值及定时范围可以很容易地由软件来确定和改变，功能较强，使用灵活。 优点：计数时不占用CPU的时间，并且如果利用定时器产生中断信号，就可以建立多作业的环境，可以大大提高CPU的利用率。 计数器/定时器本身的开销并不很大，因此，这种方法得到了广泛应用。 9.2 可编程计数器/定时器8253 8253的主要功能： 有3个独立的、功能相同的16位减法计数器。 每个计数器都可以按照二进制或BCD码进行计数。 每个计数器的计数速率可高达2MHz。 每个计数器有6种工作方式，可由程序设置和改变。 所有的输入输出引脚电平都与TTL电平兼容。 9.2.1 8253的内部结构和引脚特性 图9.1 8253的内部结构 1.8253的内部结构 1)数据总线缓冲器 数据总线缓冲器是8253与CPU数据总线连接的8位双向三态缓冲器，有三方面的功能： 往计数器设置计数初值 从计数器读取计数值 往控制寄存器设置控制字 2)读/写控制逻辑电路 接收CPU送来的读/写信号(RD/WR)，片选信号(CS)，端口选择信号(AlA0)，以决定3个计数器、控制寄存器中哪一个进行工作，以及数据传送的方向。 3)控制寄存器 每个计数器都有一个控制寄存器，用来接收CPU送来的控制字，这个控制字用来选择计数器及相应的工作方式等。 控制寄存器只能写入不能读出，且共用一个控制端口地址。 4)计数器0～2 8253内部有3个结构完全相同的计数器：计数器0、计数器1和计数器2。 每个计数器的输入和输出都决定于本身所带的控制寄存器的控制字，互相之间工作完全独立。 每个计数器通过3个引脚和外部联系： 时钟输入端CLK 门控信号输入端GATE 输出端OUT。 每个计数器内部有： 1个8位控制寄存器CW 1个16位计数初值寄存器CR 1个16位减1计数执行部件CE 1个16位输出锁存器OL。 8253的工作原理 由程序首先写控制字给控制寄存器，再写计数初值给相应计数器，初值在CR中保存，并送CE中，在GATE门控信号允许或触发下，CE便开始对CLK脉冲进行减l计数，直到计数值被减到0时，计数结束或本周期结束，输出OUT端产生相应波形。 输出信号的波形由事先规定的工作方式决定并受控于GATE信号。 在减1计数过程中，CE中当前的计数值同时送给OL。因此，若想要知道计数过程中的当前计数值，则必须用指令将当前值锁存，然后从OL中读出，同时又不影响CE的连续计数。注意：不能直接从CE中读出。 2.8253的引脚信号和功能 D7～D0数据线 CS、RD、WR、A1、A0信号 CLK0～CLK2信号 GATE0～GATE2信号 OUT0～OUT2信号 图9.2 8253的引脚图 D7～D0数据线 双向三态输入/输出数据线，与系统数据总线相连，供8253与CPU之间传送数据、命令信息用。 CS、RD、WR、A1、A0信号 CS片选信号 输入，低电平有效。 只有在保持低电平的情况下，8253才能被选中，才能对它进行读/写操作。 RD读信号 输入，低电平有效。 有效时，表示CPU正在对8253的一个计数器进行读操作。 WR写信号 输入，低电平有效。 有效时，表示CPU正在对8253的一个计数器写入计数初值或者对控制寄存器写入控制字。 A1、A0地址线 3个独立的计数器各有一个端口地址，另外三个控制寄存器共用一个端口地址，所以8253共有4个端口地址。 当A1A0＝11时，为控制寄存器端口； 当A1A0=00、01、10时，分别为计数器0、计数器1、计数器2的端口。 表9.1 8253输入信号与各功能的对应关系 CLK0～CLK2信号 计数器0、1、2的(时钟)脉冲输入端，它们各自独立。 8253进行定时或计数工作时，每输入一个CLK脉冲，计数值减1。 GATE0～GATE2信号 计数器0、1、2的门控信号输入端，它们各自独立，用来禁止、暂停、停止、允许、启动计数的控制。 在不同的6种工作方式中，G