电工电子技术数电.ppt

　　　门电路 逻辑代数 组合逻辑电路分析及其应用。 （1） 最小项 设有 n 个变量，它们组成的与项中每个变量或以原变量或以反变量形式出现一次，且仅出现一次，此与项称之为 n 个变量的最小项。对于 n 个变量就可构成 2n个最小项，分别记为 mn； 其中下标值 n：当各最小项变量按一定顺序排好后，用 1 代替其中的原变量， 0 代替其中的反变量，便得一个二进制数，该二进制数的等值十进制即为 n的值。 逻辑函数被表达成一系列乘积项之和，则称之为“与或”表达式。 如果构成函数的“与或”表达式中每一个乘积项(与项)均为最小项时，则这种表达式称之为最小项标准式，且这种表示是唯一的。 （2） 卡诺图 　　　了解和熟记各类触发器的功能及其触发方式；掌握时序逻辑电路的分析方法；理解计数器、寄存器的概念和功能分析。 例：分析图示计数器为几进制计数器。 列状态表的过程如下：首先假设计数器的初始状态，如000，并依此根据驱动方程确定J、K的值，然后根据J、K的值确定在CP计数脉冲触发下各触发器的状态。在第1个CP计数脉冲触发下各触发器的状态为001，按照上述步骤反复判断，直到第5个CP计数脉冲时计数器的状态又回到初始状态000。即每来5个计数脉冲计数器状态重复一次，所以该计数器为五进制计数器。 2.2.3 集成计数器 1、集成异步计数器 常用的TTL型集成异步计数器芯片很多。这里介绍典型集成异步十进制计数器芯片74LS290 （74LS90仅管脚排列不同）的逻辑功能及其应用。 74LS290是常见的异步二-五-十进制计数器，也称十进制计数器。它由4个下降沿触发JK触发器组成，能实现异步二进制、五进制、十进制计数功能。通过变换外部电路它可以灵活地组成其他各种进制的计数器。 74LS290的内部电路、管脚排列及逻辑功能示意图 S9A、S9B---置“9”端 ROA、ROB---置“0”端 CP0、CP1为计数输入端 Q3Q2Q1Q0---输出端 NC表示空脚 Q3Q2Q1Q0=1001（置9） × × S9A · S9B=1 × × Q3Q2Q1Q0=0000（置0） × × ROA·ROB=1 S9A · S9B=0 Q0 Q1 Q2 Q3 CP1 CP0 S9B S9A ROB ROA 输 出 输 入 5421码十进制计数 ↓ Q3 8421码十进制计数 Q0 ↓ 五进制计数 ↓ 0 二进制计数 0 ↓ S9A· S9B=0 ROA·ROB=0 74LS290的逻辑功能表 异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。 100进制计数器 用74LS290构成N进制计数器 4位集成同步二进制加法计数器74LS161 ①CR=0时异步清零。 ②CR=1、LD=0时同步置数。 ③CR=LD=1且CTP=CTT=1时，按4位自然二进制码同步计数。 ④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。 用集成计数器构成N进制计数器的方法：利用清零端或置数端，让电路跳过某些状态来获得N进制计数器。 用74LS161构成十二进制计数器 将状态1100 反馈到清零端 归零 将状态1011 反馈到置数端 归零 用异步归零构成十二进制计数器，存在一个极短暂的过渡状态1100。十二进制计数器从状态0000开始计数，计到状态1011时，再来一个CP计数脉冲，电路应该立即归零。然而用异步归零法所得到的十二进制计数器，不是立即归零，而是先转换到状态1100，借助1100的译码使电路归零，随后变为初始状态0000。 16×16=256 用74LS161构成256进制和60进制计数器 用74LS161构成8421码60进制和24进制计数器 检验学习结果 时序逻辑电路有何特点？什么是同步时序逻辑电路？何谓异步时序逻辑电路？ 试用74LS161集成计数器构成一个十二进制计数器？要求用反馈预置法实现。 你能否用74LS290构成一个八进制计数器？ 答案在书中找 8位二进制数需几个触发器来存放？ 计算机等数字系统中，能够暂时存放数码（或指令代码）的数字部件称为寄存器。寄存器由触发器及门电路构成，具有数据输入、输出和清零等功能。 一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。由于D触发器的输出状态与输入端的状态相同，所以寄存器多用边沿型D触发器组成电路。 按照功能的不同，可将寄存器分为数码寄存器和移位寄存器两大类。 2.3 寄存器 2.3.1 数码寄存器 C