第8章 短沟道MOSFET.ppt

第八章 短沟道MOSFET 8.1 短沟道效应 8.2 速度饱和 8.3 沟道长度调制 8.4 源漏串联电阻 8.5 MOSFET击穿 8.6尺寸缩小原理 8.1 短沟道效应 8.1.1二维等电势线和电荷共享模型 8.1.2漏感应势垒降低（DIBL） 8.1.3二维Poisson’s方程 和侧向电场 8.1.4短沟阈值电压的解析表达式 短沟道效应定义 当沟道长度缩小时，MOSFET（指n MOSFET）的阈值电压减小。 测量的n MOSFET阈值电压与沟道长度的关系 测量p MOSFET的阈值电压与沟道长度的关系 8.1.1二维等电势线和电荷共享模型 模拟的等电位线-长沟MOSFET；Vd=3V 模拟的等电位线--短沟MOSFET；Vd=3V 模拟的长沟和短沟MOSFET的等电位线 长沟与短沟MOSFET等电位线不同的原因 长沟MOSFET器件源、漏之间的距离较远，源、漏耗尽层彼此分离，不影响栅下面的电场；但是，在短沟MOSFET源、漏之间的距离与耗尽层垂直方向的宽度可以相比拟，因此，对能带的弯曲有影响，对栅下面的电场也有影响。 电荷共享模型描述 长沟道时，栅下面的电荷： 短沟时，栅下面的电荷正比与梯形的面积： 8.1.2漏感应势垒降低（DIBL） 表面势与侧向距离的关系 三种情况栅电压相同 （a）长沟MOSFET； （b）低漏电压短沟 MOSFET； （c）高漏电压短沟MOSFET 漏感应势垒降低的原因 在长沟道时，表面势只被栅电压控制，源和漏电场仅仅影响沟道末端，而在短沟道时，源和漏的电场不仅影响沟道末端，也影响沟道的中间。它使源和漏之间的势垒降低，电流增加，即阈值电压下降。漏电压愈大，阈值电压下降愈大。 由于沟道很窄，使漏结电场与源结相耦合，当VDS高到一定程度时，漏的结电场就会影响源PN结势垒，使之降低。 是器件二维效应与强电场结合的产物 VDS增加会使源漏势垒下降 沟道长度缩短会使源漏势垒下降 结果：Vt下降（因为源漏势垒下降了，就可用较低较低栅压使器件开启） 源漏穿通：发射电流加大并以扩散形式到达源端，不受栅压控制 DIBL对亚阈特性的影响 VDS增加Vt减少使亚阈特性向左偏移，从而使相应的Ioff （ VGS =0时的IDS ）增加； 当VDS大到一定程度后，微小器件的亚阈特性增加，即使在关态器件仍具有相当大的Ioff ； 如果此时Ioff已接近或超过定义的开启电压，则器件穿通。 DIBL对器件性能的不利影响 影响器件的成品率 使器件的亚阈区性能退化 深亚微米器件的设计中要避免或抑制DIBL效应 可以通过解二维泊松方程加以分析 器件模拟程序 8.1.3二维Poisson’s方程 和侧向电场 二维Poisson’s方程 在短沟MOSFET中，侧向电场扮演着重要的角色，可以通过求解二维Poisson’s方程得到： （3.63） 在耗尽区，可以忽略可动电荷，对于nMOSFET只有离化的受主电荷上式变为： （3.64） 垂直方向的电场 ： 可以分成两部分，一部分受栅压 控制；另一部分受源、漏电压 控制 。 侧向电场与侧向距离的模拟结果--长沟和短沟器件 侧向电场与侧向距离的模拟结果--低和高漏电压 栅控制电荷密度与垂直距离的关系 8.1.4短沟阈值电压的解析表达式 水平方向：沟道长度L；垂直方向：氧化层厚度tox，耗尽层宽度Wd 为了消除Si—SiO2界面 的不连续性，用与Si同样介电常数，3倍氧化层厚度取代SiO2介质（因为Si的介电常数是SiO2介电常数的3倍）。这样整个长方形区可以处理为同样介电常数，高度为：Wd+tox，当氧化层厚度与耗尽层厚度差不多薄时，近似很好。 边界条件：源端电势：?bi； 漏端电势：?bi +VDS； 中性p区电势：0； 对于n+-p结：?bi =Eg/2q+?B （2.37） ?bi ?0.8—0.9eV 短沟阈值电压的解析表达式（续） 阈值电压的减小： （3.66） 如果L不是很短，体效应系数：