第二章电路知识基础.pptVIP

集成电路版图设计 第二章 电路知识基础 引言 如果给你一个电路图，或者你已设计了一个电路图，并准备去进行版图设计。那么接下来该怎么办？在这一章中，我们将学习电路图的基本构建模块，以及实现版图设计所需要准备的基础知识。 首先介绍所有CMOS电路的基本构建模块—晶体管；然后说明什么是典型电路示意图，并以此为基础介绍更深的知识。 IC制造材料 IC制造材料 IC制造材料 硅锗：由于硅锗中的原子被分得更开，位于硅锗上层的硅中的硅原子就此做出反应，努力伸展，以图与硅锗中的原子排列对齐。结果，硅被拉长了，硅片变薄了，阻抗也减小，从而使电子运动速度提高了７０％。用这种以“拉长硅”为基础制造的芯片的处理速度可以提高３５％，而且还降低了能耗。 IC制造材料 砷化镓：砷化镓中电子的有效质量是自由电子质量的1/15，只有硅电子的1/3。用砷化镓制成的晶体管的开关速度，比硅晶体管快1～4倍，用这样的晶体管可以制造出速度更快、功能更强的计算机。 IC制造材料 磷化铟 ：InP材料具有电子迁移率高、禁带宽度大、能带结构是直接跃迁和呈现负阻效应等硅、锗材料不具备的特性；同时,InP的高电场电子漂移速度比砷化镓高,适合制造高速高频器件 电路结构 互补形电路-CMOS 非门的电路图 电路结构 双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比较大。 CMOS集成电路 低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。电流驱动能力低。 电路结构 双极-CMOS集成电路(BiCMOS)：由双极型门电路和互补金属-氧化物半导体（CMOS）门电路构成的集成电路。特点是将双极（Bipolar）工艺和CMOS工艺兼容，在同一芯片上以一定的电路形式将双极型电路和CMOS电路集成在一起，兼有高密度 、低功耗和高速大驱动能力等特点。 主要应用在高速静态存储器、高速门阵列以及其他高速数字电路中，还可以制造出性能优良的模／数混合电路，用于系统集成。 晶体管 对于PMOS晶体管来说，“基底”总是连接到逻辑“1”电平；而对NMOS晶体管来说，“基底”总是连接到逻辑“0”电平。因此，大多数电路图都不会给出基底连接 晶体管 PMOS晶体管和NMOS晶体管导通 晶体管 PMOS晶体管电阻模型和NMOS晶体管电阻模型 晶体管 标注器件尺寸的MOS晶体管符号 晶体管 PMOS晶体管的宽度是5μm,而NMOS晶体管的宽度是10μm。宽度的值通常放在前面。在图中，PMOS晶体管的长度是0.5μm,而NMOS晶体管的长度并没有给出，因而就可以认为其长度是工艺的默认值——0.25μm。 当晶体管的宽度增加或者长度减小时，晶体管的电阻将会减小，而晶体管的电流驱动将会增加。 晶体管 关于器件尺寸的一些知识，请参考 《数字集成电路——设计透视 》（清华大学出版社） 《数字集成电路——电路、系统与设计 》（电子工业出版社） 逻辑门 反相器 逻辑门 反相器 反相器的工作原理 反相器的尺寸 逻辑门 两输入与非门(NAND) 逻辑门 两输入与非门(NAND) 逻辑门 两输入或非门(NOR) 逻辑门 CMOS逻辑门的构成： PMOS管：串——或；并——与 NMOS管：串——与；并——或 复杂逻辑门 复杂逻辑门 传输门 传输门 通常PMOS 晶体管连接成用来产生逻辑“1”电平，而NMOS 晶体管用来产生逻辑“0”电平 PMOS 晶体管能够传输“0”电平，但是它们有些不情愿，从而削弱了“0”电平。 对于NMOS晶体管传输“1”电平的情况也是如此。 除非做特殊考虑，在加强的逻辑设计中，通常要避免这些弱电平存在的情况。通常情况是，控制信号控制传输门不是完全“导通”就是完全“关断” 传输门 关于传输门，可以参考： 《数字集成电路——设计透视 》（清华大学出版社） 《数字集成电路——电路、系统与设计 》（电子工业出版社） 理解电路连接关系 理解电路连接关系 * * 10-22~10-14s.cm-1 SiO2、SiON、Si3N4 绝缘体 10-9~102s.cm-1 硅、锗、砷化镓、磷化铟 半导体 105s.cm-1 铝、金、钨、铜 导体 电导率 材料 分类 Vi Vdd Vss Vo *