计算机chp5.ppt

第 5 章 半导体存储器的分类 5.2 随机存储存储器RAM 半导体存储器芯片的结构 ①存储体 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 ②地址译码电路 ③片选和读写控制逻辑 片选端CS或CE 有效时，可以对该芯片进行读写操作 输出OE 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线 一、 静态RAM(SRAM) SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址 二、动态RAM(DRAM) 集成度高，功耗低 具有易失性，必须刷新 破坏性读出，必须读后重写 读后重写，刷新均经由刷新放大器进行 　 三、存储器的工作时序 二、数据更新 通写式：CACHE中的数据一经修改,立即写入主存。 回写法：只在数据被替换时,才将数据写回主存。 三．替换策略 最不经常使用（LFU）算法 将一段时间内被访次数最少的那行数据换出。为此，每行设置一个计数器，新行建立后从0开始计数，每访问一次被访行的计数器增1。当需要替换时，对这些特定行的计数值进行比较，将计数最小的行换出，同时将这些特定行的计数器都清零。（刚建立的数据会被换出） 近期最少使用（LRU）算法 LRU （Least Recent1y Used）算法是将近期内长久未被访问过的行换出。为此每行也是设置一个计数器,但它们是cache每命中一次,命中行计数器清零,其它各行计数器增1,因此它是未访问次数计数器。当需要替换时,比较各特定行的计数值，将计数值最大的行换出。这种算法显然保护了刚拷贝进新数据的行,符合cache工作原理，因而使cache有较高的命中率。 随机替换 5.3 只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 EPROM 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）编程 编程后，应该贴上不透光封条 出厂未编程前,每个基本存储单元都是信息 “1” 编程就是将某些单元写入信息0 存储器层次结构 虚拟存储系统简介 主存－辅存这一层次的发展,形成了虚拟存储系统。 随着系统程序和应用程序要求主存容量越来越大，出现虚拟存储系统。虚拟存储系统是建立在主存和辅存物理结构基础上，由硬件和操作系统存储管理软件组成的一种存储体系。它将主存和辅存看成一个庞大的存储体系，用户不必考虑内存的大小，只需按自己的实际需要去做就可以了。 5.4 半导体存储器与CPU的连接 存储芯片与CPU的连接 CPU的总线负载能力 CPU的总线驱动能力有限 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动 双向传送的数据总线，可以采用三态双向驱动器来加以驱动 存储芯片与CPU总线时序的配合 存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 系统地址现的高位参与“片选” 片内译码 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器： 74LS139 常用的3:8译码器： 74LS138 常用的4:16译码器：74LS154 一、存储器的地址选择 线性选择方式 全译码选择方式 部分译码选择方式 （1）线性选择方式 线选译码：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 会出现地址重复（一个存储单元对应多个存储地址） 线选译码示例 ⑵全译码选择方式 全译码：所有的系统地址线均参与对存储单元的译码寻址，包括 片内译码：低位地址线对芯片内各存储单元的译码寻址 片选译码：高位地址线对存储芯片的译码寻址 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多 全译码示例 ⑶部分译码选择方式 部分译码：只有部分高位地址线参与对存储芯片的译码 每