Imagine流体系结构研究和评测.pdfVIP

文梅等：Ilnagine流体系结构研究与评测 Imagine流体系结构研究与评测① 文梅②伍楠李礼李海燕 张春元 (国防科学技术大学计算机学院 长沙410073) 摘要随着芯片上晶体管的数目日益增多，微处理器体系结构设计人员面临新的问题 也越来越多。如：运算单元的芯片占有率低下、带宽成为瓶颈、功耗过高等等。流体系结 构能较好地解决这些问题，已经成为国际上的研究热点。本文以Imagine为原型介绍流体 系结构，剖析流处理过程，并详细分析了流体系结构的特点。最后在Imagine模拟器上实 现了Reed．Solomon解码，验证了该体系结构的先进性，对扩展其应用领域做出了有效的尝 试。 关键词Imagine，流体系结构，Reed—Solomon解码，DSP，评测 的记录构成流。流无需定长，也可以是任意数据类 0 引言 型。而具体应用则被分解表示成一连串对大量数据 kernel)。所谓 流进行操作的计算核心(computation 在摩尔定律的作用下，芯片上可集成的晶体管 核心是运行在运算簇组(arithmeticclusters)里的小程 数目飞速增长(在不久的将来有望突破10亿只晶体 序，对输入流里连续的数据重复执行并输出作为下 一个核心的输人流。 管)，计算成本相对越来越廉价。在现有的0．15tan CMOS工艺下，一个32位整数加法器占用的芯片面 Imagille流体系结构…如图1，主处理器是个标 积小于0．05mm。单片芯片可以集成上百个1GHz的量处理器，它发送流指令给协处理器IInagine【2’3J执 浮点单元以达到100 行流处理，包括以下几大部件： GFLOPS／chip的总体性能，而许 多达到80GFLOPS和超过1TDP(渲染)的图形芯片价 格还不到100$，如nvidiaGeForce4(120 Gflops／sec 一1．2 GFLOPS的花费 Tops／sec)。可以说原始的1 小于1$。同时实际应用对单芯片的计算能力要求 越来越高，因此我们面临的问题是如何发展新的体 系结构来有效利用这些丰富而廉价的资源，为芯片 提供更大规模计算的能力。 architec— 斯坦福大学提出的流体系结构(stream ture)是一种新型的体系结构，其原型芯片Imagille于 2002年4月投片成功。本文以Inlagine为原型，分体 系结构、流处理过程详细剖析Imflgine流体系结构， 并以Reed．Solomon解码这一具体应用检测了Imagine 的性能，得到理想的结果。 图1流处理器mmgh埒体系结构 1 Imagine流体系结构 理器的地址空间，这样主处理器可以读和写Imagine 存储器。主处理器执行程序，流出流指令，这些指令 Inane流处理(streamprocessing)的主要思想就通过主机接口写人到专门的存储映射地址上。 是相关数据的集合组成一个记录(record)，有序同构 流控制器。流控制器缓冲主处理器流出的流指 ①863计划(2001AAlll050)资助项目。 ②交，l孵5篷生，博士生；研究方向：高性能微处理器体系结构；联系人。 (收稿日期,2004坼26)