一些电平标准.pdfVIP

互帮互助，共同进步！ 一些电平标准 下面总结一下各电平标准，和新手以及有需要的人共享一下^_^. 现在常用的电平标准有 TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485 等，还有一些速 度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使 用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH=2.4V；VOL=0.5V；VIH=2V；VIL=0.8V。 因为 2.4V 与 5V 之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速 度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH=2.4V；VOL=0.4V；VIH=2V；VIL=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH=2.0V；VOL=0.2V；VIH=1.7V；VIL=0.7V。 更低的LVTTL 不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL 电 平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH=4.45V；VOL=0.5V；VIH=3.5V；VIL=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与 3.3V的LVTTL 直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH=3.2V；VOL=0.1V；VIH=2.0V；VIL=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH=2V；VOL=0.1V；VIH=1.7V；VIL=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V) 时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 速度快，驱动能力强，噪声小，很容易达到几百 M 的应用。但是功耗大，需要负电源。为简化电源，出现 了PECL(ECL结构，改用正电压供电)和LVPECL。 PECL：Pseudo/Positive ECL Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V LVPELC：Low Voltage PECL 第 1 页 共 10 页 互帮互助，共同进步！ Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V ECL、PECL、LVPECL 使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转 换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的 LVPECL：直流匹 配时用 130 欧上拉，同时用 82 欧下拉；交流匹配时用 82 欧上拉，同时用 130 欧下拉。但两种方式工作后 直流电平都在1.95V左右。) 前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。 LVDS：Low Voltage Differential Signaling 差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100 欧匹配 电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。 LVDS使用注意：可以