ModelSim的前后仿真(Quartus).docVIP

利用Quartus5.0实现功能仿真 打开一个工程文件。 打开Settings设置栏，选择Fitting Settings下的Simulator栏。在右边出现的设置栏中将“Simulation Mode”的下拉菜单选择“Functional”，即可以实现软件下的功能仿真。（下拉菜单中有“Functional”、“Timing”和“Timing using Fast Timing Model”，分别代表可以在Quartus软件下实现功能仿真，时序仿真和快速时序仿真。最后一项一般不选，如果在Settings-Timing Requirement-More Settings下“Report Combined Fast/Slow Timing”选项设为“On”，就可以选择最后一项。编译的报告里也会分别列出最快和最慢的时序报告。） 选择“Processing”菜单下的“Generate Functional Simulation Netlist”命令，否则将无法启动仿真。 新建一个波形仿真文件，文件后缀名为.vwf。选择File菜单下的New-Other Files-Vector Waveform File。如下图所示，左边空白栏处是节点名的列表区，右边空白栏处是仿真波形的显示区。波形编辑窗口默认时间为1us，如果想改变仿真时间，可以选择Edit菜单下End Time，在弹出的对话框中选择需要的时间。将新建的波形仿真文件保存下来。 将需要仿真的信号加入波形编辑窗口。在列表区任一位置双击或者点击右键选择“Insert Node or Bus…”，弹出的对话框点击“Node Finder”按钮。在“Node Finder”界面中点击“List”按钮，有关信号的列表会出现在界面的左边，双击需要观察的信号加入至界面右边。如果工程中用到了很多信号，在左边列表中也会显示很多（Named编辑框默认的是*通配符），可以在Named编辑框中添加需要的信号名称实现模糊查找。界面中“Filter”下拉框中默认的是“Pins: all”，也就是说将要列出的信号都是IO管脚。如果需要观察一些内部信号，可以改变下拉框的参数，比如“Registers: Pre-Synthesis”。下图显示了仿真信号加入波形编辑窗口的情况。对于有些总线信号可以改变其显示的进制格式，比如二进制、八进制、十进制和十六进制。在列表中对应信号点击右键选择“Properties”，弹出的对话框中选择“Radix”下拉框实现进制的转换。 编辑仿真信号激励源。在需要加入激励的信号上右键点击“Value”，子菜单下会有多种设置。比如说时钟、固定电平、三态等等。也可以点击在节点列表区旁边对应的图标完成激励的设置，鼠标放在图标上滞留一段时间会出现即时帮助。有两个地方需要说明一下： “Value”下选择“Count Value”，生成自加的信号激励，可以设置的选项包括自加的起始和步进长度，自加起始及终止的时间位置。多用于设定地址或是数据信号的激励。 设置一些使能、读写等信号或者串行数据信号需要使用自定义的功能，可以选择对应的信号，点击“Waveform Editing Tool”图标，鼠标会变成图标显示的样子。在需要变化的时域内拖动鼠标，即可以改变信号的高低电平。如下图中显示的“rst”信号的设置。 从Tools菜单或快捷图标打开simulation tools, 在点击按钮前，注意检查两点：第一，确认simulation mode 是功能仿真（function mode）,用户作function 仿真，和timing 仿真需要QuartusII 产生不同的netlist , 缺省情况下，QII产生的是timing netlist, 往往很多错误就是以为function 仿真就是在simulation tools 下选择 function mode， 客户必需注意要提前在“Processing”菜单下的“Generate Functional Simulation Netlist“产生好仿真网表文件。第二，调整不同的*.vwf 文件，缺省时，所指向的激励向量文件就是顶层的，如果用户在设计中对各个底层的模块或关键模块仿真，需要注意切换向量文件。 所有信号激励设置完成之后，点击“Start Simulation”按钮，提示保存之后可以看到功能仿真的时序图。 最后，QII提供向量文件vwf 和语言vt 之间的转换。即可以把VWF 文件转换成VT 的文件。（verilog testbench），但这个vt 文件不能当作modelsim 的testbench 用，只能在QII 中用。 利用Quartus5.0实现时序仿真 步骤与功能仿真基本一样，只要在第二步“Simulation Mode”下拉菜单选择“Tim