基于System Generator的Viterbi均衡器设计.docVIP

 基于 System Generator 的 Viterbi 均衡器设 计 * 5 10  摘要：在高速 GMSK 数字通信链路中，接收机需使用均衡器来弥补 GMSK 调制和无线衰落 信道带来的码间干扰。本文通过分析加预编码的 GMSK 调制解调过程和最大似然序列估计 （MLSE）原理得到累计度量公式，用 Viterbi 算法实现均衡器结构。文中使用 System Generator 工具来完成整个均衡器的硬件设计。整个设计过程中按照累计度量公式分为数个模块逐个完 成，然后按照逻辑关系依次组合起来。全部设计可以下载到 Xilinx V6 FPGA 板中测试性能。 通过分析资源占用情况证明了 System Generator 在硬件设计上的高效性。 关键词：GMSK 调制解调；最大似然估计；Viterbi 均衡器；System Generator 中图分类号：TN924+.2 15 Design of Viterbi Equalizer Based on System Generator YANG Yang, YIN Changchuan (Beijing Key Laboratory of Network System Architecture and Convergence, Beijing University of Posts and Telecommunications, Beijing 100876) 20 25 Abstract: In high speed GMSK digital data communication link, equalizers must be used to eliminate the ISI（Inter-Symbol Interference）introduced by GMSK modulation and multipath channel propagation. In this paper, via the analysis of GMSK modulation with pre-coding and the MLSE (Maximum Likelihood Sequence Estimate) theory accumulative metric formula was given, which then was implemented by the Viterbi algorithm. All the hard device designs were based on System Generator For DSP tools. The whole design was composed by several parts which were combined logically. All the designs can be downloaded into Xilinx V6 FPGA to test correctness. Through the hard devices resource analysis proves the effectiveness of System Generator in hard device design. Key words: GMSK Modulation; MLSE; Viterbi Equalizer; System Generator 30 0 引言 GMSK 调制技术因其比较高的频带利用率在无线通信中得到了广泛的使用。在调制端 引入了高斯成型滤波器，在提高了频带利用率的同时也人为地引入了码间干扰。无线信号经 历的信道一般建模为无线衰落信道。衰落信道会进一步加重无线信号中的码间干扰，在接收 35 40 机端的无线信号已经产生严重畸变。所以接收端必需采用均衡器来抵消码间干扰的影响，将 正确的信息比特解调出来。本文的目的就是通过 System Generator For DSP 工具设计一个基 于 MLSE 原理的 Viterbi 均衡器。 System Generator For DSP 是 Xilinx 公司的系统建模工具[1]。它采用了模块搭建和视图开 发的方式，加速并简化了从原始算法到 FPGA 的设计流程。System Generator 建立在基本的 Simulink 平台之上，非常便于操作和理解。对于设计算法的人而言，主要精力可以专注于算 法的功能和性能。在完成算法后，可以将算法快速的部署在 FPGA 硬件平台上做实际的分析。 目前 System Generator 的主要功能体现在三个方面[1][2]。第一个方面是其非常适合做算 -1-  法的硬件开发和硬件模型分析。System