流水灯电路设计.pptVIP

流水灯电路的Verilog HDL设计 温国忠 实训内容 流水灯电路设计 方案1：用移位寄存器实现 方案2：用译码器实现 实训要求 设计思考 * * 分频器设计 流水灯电路设计 设计要求：LED流水灯又叫跑马灯，是最基础的时序逻辑，使用Verilog HDL语言设计，循环点亮每个LED。 实验说明：本实验使用分频器，因为实验板上的时钟为25M，如果不分频，人眼不可能观察到LED循环点亮。 8个发光二极管的流水线点灯电路框图如下所示，它包含两个功能模块，一是分频器模块，另一个8位循环移位寄存器模块 请同学们自己思考？？ FPGA spark1.1开发系统的工作时钟为25MHz，请根据25M输入时钟clk产生1Hz的分频输出时钟clk_1hz，完成该分频器模块的Verilog HDL编码。 用1Hz的时钟控制一个8位串行循环移位寄存器电路，每个时钟周期只点亮一个发光二极管，实现8个发光管的亮灭依次交替变化，这样8个发光二极管可实现流水线点亮，请完成该8位循环移位寄存器电路模块的Verilog HDL编码。 将分频器模块和8位循环移位寄存器模块连成一个顶层电路模块如上图所示，用Verilog HDL结构化描述风格设计该顶层电路。 如果不使用移位寄存器能否实现设计要求？请给出设计方案。 如用译码器电路完成led流水灯电路设计。请完成Verilog HDL设计编码。 实际实验中往往要用到频率很低的时钟（比如1Hz，10Hz），这时往往要用到25M的分频，考虑如何用比较简练的形式写出高效的程序。