通信原理实验一.docVIP

实验一：信号源实验 第一部分 CPLD可编程逻辑器件实验 一、实验目的 1．了解ALTERA公司的CPLD可编程器件EPM240； 2．了解本模块在实验系统中的作用及使用方法； 3．掌握本模块中数字信号的产生方法。 二、实验仪器 1．时钟与基带数据发生模块，位号：G 2．示波器1台 三、实验原理 CPLD可编程模块（时钟与基带数据发生模块，芯片位号：4U01）用来产生实验系统所需要的各种时钟信号和数字信号。它由CPLD可编程器件ALTERA公司的EPM240、下载接口电路（4J03）和一块晶振（4JZ01）组成。晶振用来产生16.384MHz系统内的主时钟，送给CPLD芯片生成各种时钟和数字信号。本实验要求实验者了解这些信号的产生方法、工作原理以及测量方法，理论联系实践，提高实际操作能力。 m序列是最被广泛采用伪随机序列之一，除此之外，还用到其它伪随机码，如Gold序列等，本模块采用m序列码作为系统的数字基带信号源使用，在示波器上可形成稳定的波形，方便学生观测分析。下面介绍的m序列原理示意图和仿真波形图都是在MAX+PLUS II软件环境下完成。其中，RD输入低电平脉冲，防止伪随机码发生器出现连0死锁，其对应仿真波形的低电平脉冲。CLK为时钟脉冲输入端。OUT为m序列伪随机码输出。 下图3-1、图3-2为三级m序列发生器原理图和其仿真波形图。在实验模块中的clk为2KHZ时钟，输出测试点为4P02，m序列输出测试点为4P01。 图3-1 三级m序列发生器原理图（M=7） 图3-2 三级m序列仿真波形图 下图3-3、图3-4为四级m序列发生器原理图和其仿真波形图。 图3-3 四级m序列发生器原理图（M=15） 图3-4 四级m序列仿真波形图 下图3-5、图3-6为五级m序列发生器原理图和其仿真波形图。 图3-5 五级伪随机码发生器原理图 图3-6 五级伪随机码仿真波形图 图3-7中介绍是异步四级2分频电路，其特点是电路简单，但由于其后级触发器的触发脉冲要待前级触发器的状态翻转之后才能产生，因此其工作速率较低。在对分频输出时钟的相位关系要求严格的情况下，一般采用同步分频法，具体实现原理请同学自己整理。图3-8为异步四级2分频电路仿真波形图。 图3-7 四级2分频原理图 图3-8 四级2分频仿真波形图 另外，在本模块上设计了一个8位的拨码器和一个5位的拨码器。8位的拨码器用来设置8比特的数字信号源，5位的拨码器用来控制数字信号的速率、码型和其它模块的工作时钟，具体设置可参见“前言”中的拨码开关设置说明。 本模块上的EPM240芯片的编译环境是quartusII软件。 四、各测量点的作用 本模块加电后即运行，输出各种数字信号和时钟，通过底板送到各个实验模块。 4P01：输出m序列或4SW01设置的8比特串行数据，由4SW02拨码器控制。 4P02：4TP01对应的码元时钟。 4P03: 4TP01对应的相对码。 4TP01：4P01对应的一些码型变换，由4SW02拨码器控制。 4TP02：4TP01对应的码型变换时钟。 五、实验步骤及测试结果 1．插入有关实验模块 在关闭系统电源的条件下，将“时钟与基带数据发生模块”，插到底板“G”号的位置插座上（具体位置可见底板右下角的“实验模块位置分布表”）。注意模块插头与底板插座的防呆口一致，模块位号与底板位号的一致。 2．加电 打开系统电源开关，底板的电源指示灯正常显示。若电源指示灯显示不正常，请立即关闭电源，查找异常原因。 3．拨码器4SW02设置“00000”，此时4P01输出15位2KHZ伪随机码。用示波器测试4P01、4P02测试点。读出输出基带信号的速率和码序列，记录其波形。 4．拨码器4SW02设置“00001”，此时4P01输入15位32KHZ伪随机码。用示波器测试4P01、4P02测试点。读出输出基带信号的速率和码序列，记录其波形。 5．拨码器4SW02设置“00010”，此时4P01输出31位2KHZ伪随机码。用示波器测试4P01、4P02测试点。由于位数（码长）较长，示波器无法看清稳定的波形。 6．拨码器4SW02设置“00011”，此时4P01输出31位32KHZ伪随机码。用示波器测试4P01、4P02测试点。由于位数（码长）较长，示波器无法看清稳定的波形。 7．拨码器4SW02设置“01110”或“01111”，此时4P01输出的波形为4SW01拨码器设置的数据。改变拨码器4SW01设置，用示波器测试4P01、4P02测试点。读出输出基带信号的速率和码序列，记录其波形。 8. 关机拆线 实验结束，关闭电源，拆除信号连线，并按要求放置好实验模块。 六、实验报告要求 记录本模块产生的时钟和伪随机码序列，画出测试的波形图