集成电路专业课程设计范例.docVIP

集成电路课程设计

目标和任务

本课程设计是《集成电路分析和设计基础》实践课程，其关键目标是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析和设计基础上，训练综合利用已掌握知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。

设计题目和要求

2.1设计题目及其性能指标要求

器件名称：含两个2-4译码器74HC139芯片

要求电路性能指标：

可驱动10个LSTTL电路（相当于15pF电容负载）；

输出高电平时，|IOH|≤20μA，VOH，min=4.4V；

输出底电平时，|IOL|≤4mA，VOL，man=0.4V；

输出级充放电时间tr=tf，tpd＜25ns；

工作电源5V，常温工作，工作频率fwork=30MHz，总功耗Pmax＝150mW。

2.2设计要求

独立完成设计74HC139芯片全过程；

设计时使用工艺及设计规则：MOSIS:mhp_n12；

依据所用工艺，选择合理模型库；

选择以lambda(λ)为单位设计规则；

全手工、层次化设计版图；

达成指导书提出设计指标要求。

设计方法和计算

74HC139芯片介绍

74HC139是包含两个2线-4线译码器高速CMOS数字电路集成芯片，能和TTL集成电路芯片兼容，它管脚图图1所表示，其逻辑真值表如表1所表示：

图174HC139芯片管脚图

表174HC139真值表

片选

输入

数据输出

Cs

A1

A0

Y0

Y1

Y2

Y3

0

0

0

0

1

1

1

0

0

1

1

0

1

0

1

0

1

1

0

1

0

1

1

1

1

1

0

1

×

×

1

1

1

1

从图1能够看出74HC139芯片是由两片独立2—4译码器组成，所以设计时只需分析其中一个2—4译码器即可，从真值表我们能够得出Cs为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。A1、A0为输入端，Y0-Y3为输出端，而且是低电平有效。

2—4译码器逻辑表示式，以下所表示：

74HC139逻辑图图2所表示：

图274HC139逻辑图

电路设计

此次设计采取是m12_20模型库参数进行各级电路尺寸计算，其参数以下：

NMOS:εox=3.9×8.85×10﹣12F/mμn=605.312×10﹣4㎡/Vs

tox=395×10﹣10mVtn=0.81056V

PMOS:εox=3.9×8.85×10﹣12F/mμp=219×10﹣4㎡/Vs

tox=395×10﹣10mVtp=﹣0.971428V

3.2.1输出级电路设计

依据要求输出级电路等效电路图图3所表示，输入Vi为前一级输出，可认为是理想输出，即VIL=Vss,VIH=VDD。

图3输出级电路

输出级N管（W/L）N计算

当输入为高电平时，输出为低电平，N管导通，且工作在线性区，以后级有较大灌电流输入，要求|IOL|≤4mA，VOL，man=0.4V，依据NMOS管理想电流分方程分段表示式：

I

所以，

(WL)N=4

则，(

(2)输出级P管（W/L）P计算

当输入为低电平时，输出为高电平，P管导通，且工作在线性区。同时要求N管和P管充放电时间tr=tf，分别求出这两个条件下（W/L）P，min极限值，然后取大者。

以|IOH|≤20μA，VOH，min=4.4V为条件计算（W/L）P，min极限值：用PMOS管理想电流方程分段表示式：

I

所以,

(

则，(

N管和P管充放电时间tr和tf表示式分别为

令tr=tf能够计算（W/l）p,min值，计算过程以下：

1.89×104

计算得出：

(

则（W/L）P=140

取其中大值作为输出级P管尺寸，则（W/L）P=140

3.2.2内部反相器中各MOS管尺寸计算

内部基础反相器图4所表示，它N管和P管尺寸依据充放电时间tr和tf方程来求。关键点是先求出式中CL（即负载）。

图4内部反相器

它负载由以下三部分电容组成：①本级漏极PN结电容CPN；②下级栅电容Cg；③连线杂散电容CS。

本级漏极PN结电容CPN计算

CPN＝Cj×（Wb）+Cjsw×(2W+2b)

其中Cj是每um2结电容，Cjsw是每um周界电容，b为有源区宽度，可从设计规则获取。如若最小孔为2λ×2λ，孔和多晶硅栅最小间距为2λ，孔和有源区边界最小间距为2，则取b＝6λ。Cj和Cjsw可用相关公式计算，或从模型库选择，或用经验数据。其中采取模型库参数以下所表示：

总漏极PN结电容应是N管和P管总和，即：

C

=

=

+3

=1.429

注意：此处WN和WP全部为国际单位

栅电容Cg计算

C