EDA技术与VHDL考试试题.doc

杭州电子科技大学2005年EDA技术与VHDL考试试题

考试课程????EDA技术与VHDL????考试日期????年??月??日????成绩????

课程号????B0405010????教师号????????任课教师姓名????曾??毓

考生姓名????????学号（8位）????????年级????????专业????

一、单项选择题：（20分）

1．????大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是_______。

????A.CPLD是基于查找表结构的可编程逻辑器件；

????B.CPLD即是现场可编程逻辑器件的英文简称；

????C.早期的CPLD是从GAL的结构扩展而来；

????D.在Xilinx公司生产的器件中，XC9500系列属CPLD结构；

2．????综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，_________是正确的。

A.????综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；

B.????综合是纯软件的转换过程，与器件硬件结构无关；

C.????为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为强制综合。

D.????综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的；

3．????IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于硬IP的正确描述为__________。

A.????提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；

B.????提供设计的最总产品----模型库；

C.????以网表文件的形式提交用户，完成了综合的功能块；

D.????都不是。

4．????基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→________→综合→适配→__________→编程下载→硬件测试。

①功能仿真????②时序仿真????③逻辑综合????④配置????⑤引脚锁定

????A．③①????????B.⑤②????????C.④⑤????????D.①②????5．????下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的______。

A.????原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；

B.????原理图输入设计方法一般是一种自底向上的设计方法；

C.????原理图输入设计方法无法对电路进行功能描述；

D.????原理图输入设计方法也可进行层次化设计。

6．????在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是_______。

A.????PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。

B.????敏感信号参数表中，不一定要列出进程中使用的所有输入信号；

C.????进程由说明部分、结构体部分、和敏感信号三部分组成；

D.????当前进程中声明的变量不可用于其他进程。

7．????嵌套使用IF语句，其综合结果可实现________。

A.????带优先级且条件相与的逻辑电路；

B.????条件相或的逻辑电路；

C.????三态控制电路；

D.????双向控制电路。

8．????电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行速度----即速度优化；指出下列那种方法不属于速度优化：___________。

A.????流水线设计????????B.串行化

C.????关键路径法????????D.寄存器配平

9．????在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的________。

A.????idata:=32;

B.????idata=16