第三届RISC-V等架构芯片开发与系统应用赛项广东选拔赛-理论命题方案与样题.docxVIP

PAGE2

附件3

2025年第三届全国工业和信息化技术技能大赛

RISC-V等架构芯片开发与系统应用赛项

广东省选拔赛理论知识竞赛命题方案说明

一、理论知识竞赛的范围及所占总分比例

理论知识竞赛的知识范围分为半导体集成电路基础知识、数字集成电路设计技术、RISC-V架构核心技术与应用设计三个模块，所占比例如下：

半导体集成电路基础知识

试题比例约占20%

数字集成电路设计技术

试题比例约占40%

RISC-V架构核心技术与应用设计

试题比例约占40%

二、试题类型和分值

试题类型

1、单项选择题；

2、多项选择题；

3、判断题。

分值

竞赛试题由40道单项选择题、20道多项选择题、40道判断题组成，共计100道题目，题目总分100分，其中单项选择题每题1分、多项选择题每题2分、判断题每题0.5分。

三、理论竞赛时间

理论竞赛时间为1小时。

四、考试方式

采用计算机考试。

五、命题和组卷方式

由大赛组委会组织专家组统一命题，建立具有一定规模的竞赛题库，采用按比例随机组卷的方式生成理论试题。

六、复习参考书

理论竞赛参考书共计3本，清单如下：

1、集成电路基础知识

《数字集成电路—电路、系统与设计第二版》；周润德等译；电子工业出版社。

2、数字集成电路设计技术

《ASIC设计理论与实践—RTL验证、综合与版图设计》；刘雯著；人民邮电出版社。

3、RISC-V架构核心技术与应用设计

《计算机组成与设计：软件硬件接口》（第五版·RISC-V版）；易江芳等译；机械工业出版社。

七、每套试卷各模块的题目类型和数量分配

根据每套试卷的题目总量和各模块所占的比例，综合计算按如下方式分配题目数量。

表1每套题目类型数量和理论知识模块对照表

序号

理论

题目

集成电路基础知识

数字集成电路设计技术

RISC-V架构核心技术与应用设计

小计

1

单项选择题

8

16

16

40

2

判断题

8

16

16

40

3

多项选择题

4

8

8

20

合计

20

40

40

100

八、各模块知识点（考核点）命题分解

表2半导体集成电路基础知识：电子电路设计命题点分布

序号

命题点

1

半导体材料

2

二极管

3

双极性晶体管

4

门电路

5

基本运算电路

表3半导体集成电路基础知识：CMOS集成电路设计命题点分布

序号

命题点

1

逻辑仿真与时序分析

2

故障分析与测试

3

CMOS反相器

4

CMOS典型组合逻辑电路

5

CMOS典型时序逻辑电路

6

可编程逻辑器件

表4数字集成电路设计技术：设计流程命题点分布

序号

命题点

1

集成电路设计工具

2

模块化设计与验证

3

逻辑综合与验证

4

静态时序分析

5

版图设计

表5数字集成电路设计技术：基于VerilogHDL的设计技术命题点分布

序号

命题点

1

Verilog基本语法

2

寄存器传输级设计

3

组合电路设计

4

时序电路描述

5

验证与测试

表6RISC-V架构核心技术与应用设计命题点分布

序号

命题点

1

RISC-V基本指令格式

2

RISC-V基础指令集知识

3

基于RISC-V指令集的处理器设计

4

RISC-V虚拟内存管理

5

RISC-V内存一致性

6

RISC-V缓存优化

7

RISC-V硬件加速

8

RISC-V工具链

第三届全国工业和信息化技术技能大赛

--RISC-V等架构芯片开发与系统应用赛项

理论知识竞赛

考试时间：60分钟考试形式：上机考试

一、单项选择题（共40题，每题1分，共40分）

1.假设kn=2kp，要使得两输入或非门NOR2单元对电源VDD和对地GND的电阻相等，需要满足（）

A.Wp=Wn

B.Wp=2Wn

C.Wp=4Wn

D.Wp=8Wn

2.逻辑函数F=A⊕B和G=A⊙B满足关系（）

A.F=G?

B.F=G

C.F=G?

D.F=G⊕1

3.余3应的2421码为（）

A

B

C

D4.欲将正弦信号转换成与之频率相同的脉冲信号，应选择（）

A.T′触发器

B.施密特触发器

C.A/D转换器

D.移位寄存器

5.下列verilogHDL代码描述的是（）

moduletest(m1,m2,b,c);

inputm1;

inputm2;

outputb,c;

wireb,c;

assign{c,b}=m1+m2;

endmodule

A.表决器

B.比较器

C.三态门

D.加法器

6.集成电路中，反相器的扇入等于（）

A.0

B.1

C.2

D.∞

7.数字集成电路中，两个十六进制数相加（0x73+0x17），其结果为（）

A.0x8