第二章存储器.pptVIP

2）.CPU时序与存储器存取速度之间的配合CPU的取指周期和对存储器读写都有固定的时序，由此决定了对存储器存取速度的要求。具体地说，CPU对存储器进行读操作时，CPU发出地址和读命令后，存储器必须在限定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲有效时间内将数据写入指定存储单元，否则就无法保证迅速准确地传送数据。第29页，共50页，星期日，2025年，2月5日3）.存储器组织、地址分配微型计算机字长有8位、16位和32位之分，存储器均以字节为基本存储单元，存储1个16位或32位数据，就要放在连续的几个内存单元内，这种存储器称为“字节编址结构”，80286、80386CPU是16位或32位数的低字节放在低地址（偶地址）存储单元中。2.存储器的译码方式存储器都是挂在总线上的！并由系统唯一的分配一个地址，地址信息经过地址译码电路产生一个选通信号片选），选中某一片存储器，对该存储器进行读写操作。第30页，共50页，星期日，2025年，2月5日当CPU访问存储器时，出现在地址总线（AB）上的地址信号可划分为两部分，直接与存储器连接的地址线可称为片内地址线，其所用根数与存储器的容量有关，容量等于2N；其中N为片内地址线的根数；剩余的地址线称为片外地址线，常可做为存储芯片的片选地址线或译码电路的输入地址线。1）.地址译码方式三种方式线选译码方式译码器方式部分译码器方式全译码器方式第31页，共50页，星期日，2025年，2月5日线选译码方式：利用片外地址线或其他直接与存储器芯片片选引脚线连接，方法简单，不需附加译码电路，适用于存储芯片较少，而且片外地址线充足的系统。注意：若有多条片选线时，在CPU访问存储器期间只能有一根处于有效状态，不允许出现多条片选线同时有效的现象。译码器方式：利用译码器的输出与存储器的片选引脚线相连，译码器的输入常采用片外地址线提供，根据片外地址线的使用情况，译码器方式又可分为全译码方式和部分译码方式。第32页，共50页，星期日，2025年，2月5日全译码方式：指所有片外地址线都接入译码器输入端，没有剩余，其特点是：存储器的每一个存储单元只有唯一的一个地址与之对应，不存在地址重叠现象。部分译码方式：只有部分片外地址线参加译码，剩余线状态可任意，所以会出现地址重叠现象，即一个存储单元将有多个地址与之对应，对于剩余AB线，尽量按“0”选取。2）.地址译码器地址译码器的功能是根据输入的片外地址码译码输出选通一个存储芯片或I/O设备，再结合片内地址码共同指向某一单元。任何时刻译码器的输出是唯一的，即只能有一个设备被选中。第33页，共50页，星期日，2025年，2月5日74LS138引脚和逻辑框图第34页，共50页，星期日，2025年，2月5日第35页，共50页，星期日，2025年，2月5日SchoolofEngineeringAutomation·TianjinPolytechnicUniversity微机原理课程第二章存储器第1页，共50页，星期日，2025年，2月5日概述存储器是计算机的重要部件，有记忆功能，用来存放指令代码和操作数。内存（主存）主机内部由半导体器件构成辅助存储器位于主机外部用接口与主机连接高速缓冲存储器主存和微处理器之间第2页，共50页，星期日，2025年，2月5日双极型MOS型工艺随机存储器（RAM）只读存储器（ROM）半存导储体器静态RAM（SRAM）动态RAM（DRAM/iRAM）掩膜式ROM（MROM）可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（EEPROM)§2.1半导体存储器的分类及性能指标第3页，共50页，星期日，2025年，2月5日1.容量存储器芯片的容量是以存储1位（bit）二进制数为单位的，因此存储器的容量即指每个存储器芯片所能存储的二进制数的位数。存储器容量=存储单元数x位数例1Kx8虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为一个单元，不过在这种微型计算机中，一次可同时对2、4、8个单元进行访问。第4页，共50页，星期日，2025年，2月5日2.存取速度存储器芯片的存取速度是用存取时间来衡量的。它是指从CPU给出有效的存储器地址信息到完成有效数据存取所需要的时间。存取时间越短，则速度越快。超高速存储器的存取时间已小于20ns，中速存储器在100~