基于FPFIR抽取滤波器设计与实现.pdfVIP

FPGA实现FIR抽取滤波器的设计

：采用基于分布式算法思想的方法来设计FIR滤波器，利用FDAt001设计系统参

数，计算滤波器系数，同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结

构，对FIR数字滤波器的FPGA实现方法进行分析。

：FIR；FPGA；滤波器系数

O引言

FIR(finiteimpulseresponse)滤波器是数字信号处理系统中最基本的元件，它可以在保

证任意幅频特性的同时具有严格的线性相频特性，同时其单位冲激响应是有限的，没有输入

到输出的反馈，系统稳定。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广

泛的应用。在工程实践中，往往要求对信号处理要有实时性和灵活性，而已有的一些软件和

硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件的发展，使用FPGA

来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的师采用

FPGA器件来实现FIR滤波器。

1FIR滤波器工作原理

在进入FIR滤波器前，首先要将信号通过A／D器件进行模数转换，使之成为8bit的数

字信号，一般可用速度较高的逐次进式A／D转换器，不论采用乘累加方法还是分布式算

法设计FIR滤波器，滤波器输出的数据都是一串序列，要使它能直观地反应出来，还需经

过数模转换，因此由FPGA构成的FIR滤波器的输出须外接D／A模块。FPGA有着规整

的逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串算为主导

的通用DSP来说，其并行性和可扩展性更好，利用FPGA乘累加的快速算法，可以设

计出高速的FIR数字滤波器。

216阶滤波器结构

在滤波过程中实现抽取，对于抽取率为N的抽取滤波器而言，当

FPGAimplementsthedesignofFIRdecimationfilter

:AmethodbasedontheideaofdistributedalgorithmisusedtodesigntheFIRfilter.FDAt001is

usedtodesignthesystemparametersandcalculatethefiltercoefficients.Atthesametime,thenumberof

digitsofthecoefficientsisconsideredinordertomeetthesystemrequirements.Accordingtothestructureof

FIRdigitalfilter,theFPGAimplementationmethodofFIRdigitalfilterisanalyzed.

Keywords:FIR;FPGA;filtercoefficient

O引言

FIR(finiteimpulseresponse)filteristhemostbasiccomponentinadigitalsignalprocessing

system.Itcanensurearbitraryamplitude-frequencycharacteristicswhilehavingstrictlinear

phase-frequencycharacteristics.Atthesametime,itsunitimpulseresponseislimited,thereisno

feedbackfrominputtooutput,andthesystemisstable.Therefore,FIRfiltersarewidelyusedin

communications,imageprocessing,patternrecognitionandotherfields.Inengineeringpractice,

signalprocessingisoften