第9章 外部存储器接口.pptVIP

9.3.5存储器请求优先级表9-26所示为多个挂起请求情况下的EMIF使用的请求器优先级。优先级请求器最高最低外部保持模式寄存器设置刷新增强的DMA第30页，共42页，星期日，2025年，2月5日第9章外部存储器接口第1页，共42页，星期日，2025年，2月5日9.1概述1.SDRAM的初始化整个过程步骤如下：（1）向所有的配置为SDRAM的CE空间发送一条DCAB命令；（2）发送8条刷新命令；（3）向所有的设置为SDRAM的CE空间发送一条MRS。2.页面边界检测SDRAM属于分页存储器，EMIF的SDRAM控制器会检测访问SDRAM时的行地址情况，避免访问时发生行的越界，为了完成这一任务，EMIF保存当前打开的页地址，然后与以后存取的地址进行比较。第2页，共42页，星期日，2025年，2月5日9.1概述3.SDRAM刷新模式图9-1所示为SDRAM刷新的时序。第3页，共42页，星期日，2025年，2月5日9.1概述4.SDRAM的去激活（DCAB和DEAC）图9-2所示为SDRAM有效页关闭的时序图。第4页，共42页，星期日，2025年，2月5日9.1概述图9-3所示为执行DEAC命令的SDRAM有效页的关闭时序图。第5页，共42页，星期日，2025年，2月5日9.1概述5.SDRAM的激活（ACTV）如图9-4所示为一次SDRAM写之前的ACTV命令的例子。第6页，共42页，星期日，2025年，2月5日9.1.2SBSRAM接口对于TMS320C6000的EMIF，SBSRAM接口既可以在CPU时钟频率下运行，也可以在1/2的CPU时钟频率下运行，如表所示。运行速度是基于EMIF全局控制寄存器（GBLCTL）的SSCRT位设置进行选择的。器件操作速度器件操作速度仅TMS6201DSPCPU时钟或1/2CPU时钟TMS621xDSPECLKOUTTMS620xDSP1/2CPU时钟TMS671xDSPECLKOUT仅TMS6701DSPCPU时钟或1/2CPU时钟TMS64xDSPECLKOUT1或ECLKOUT2TMS670xDSP1/2CPU时钟第7页，共42页，星期日，2025年，2月5日9.1.2SBSRAM接口4个SBSRAM控制引脚在EMIF时钟的上升沿被SBSRAM锁存以确定当前的操作。表列出了这些引脚。此引脚仅在SBSRAM的片选信号为低电平时有效。第8页，共42页，星期日，2025年，2月5日9.1.2SBSRAM接口表列出了TMS320C6000DSP的各SBSRAM接口的区别。特征TMS62x/C67xEMIFTMS64xEMIFEMIFAEMIFBTMS6201/C6701其他TMS620x/C670x①TMS621x/C671x②TMS6416/C6415/C6414/C6412/DM642TMS6411/DM640/DM641TMS6416/C6415/C6414接口宽度32位32位32、16和864、32、16和8位32、16和8位16和8位SDRAM时钟SSCLK(1/2×或1×CPU时钟)CLKOUT2ECLKOUTECLKOUT1或ECLKOUT2③ECLKOUT1或ECLKOUT2③ECLKOUT1或ECLKOUT2③SBSRAM控制信号专用的SDRAM控制信号与SDRAM接口复用的控制信号与SDRAM和异步接口复用的控制信号与SDRAM和异步接口复用的控制信号与SDRAM和异步接口复用的控制信号与SDRAM和异步接口复用的控制信号突发模式不支持，通过发出连续的命令执行突发不支持，通过发出连续的命令执行突发支持使用4字突发执行SBSRAM突发模式支持使用4字突发执行SBSRAM突发模式支持使用4字突发执行SBSRAM突发模式支持使用4字突发执行SBSRAM突发模式可编程等待否否否读、写读、写读、写①这列用于所有TMS620x/C670x器件，TMS6201/C6701DSP除外。②TMS6712/CDSP只与8位和16位SDRAM接口。③使用的ECLKOUTn由CESEC寄存器的SNCCLK位所设置。第9页，共42页，星期日，2025年，2月5日9.1.3异步接口1.可编程的异步参数2.异步读操作3.异步写操作4.准备输入第10页，共42页，星期日，2025年，2月5日9.1.4复位EMIF在有效的 期间