第8章电子系统设计.ppt

architecturebehaveofddscissignalacc:std_logic_vector(adder_width-1downto0);signalphaseadd:std_logic_vector(phase_width-1downto0);signalromaddr:std_logic_vector(romad_width-1downto0);signalfreqw:std_logic_vector(freq_width-1downto0);signalphasew:std_logic_vector(phase_width-1downto0);beginprocess(clk)beginif(clkeventandclk=1)thenfreqw=freqin;--频率字输入同步phasew=phasein;--相位字输入同步acc=acc+freqw;--相位累加器endif;endprocess;phaseadd=acc(adder_width-1downtoadder_width-phase_width)+phasew;romaddr=phaseadd(phase_width-1downtophase_width-romad_width);--sinromi_rom:lpm_rom--LPM_rom调用接下页第30页，共60页，星期日，2025年，2月5日GENERICMAP(LPM_WIDTH=rom_d_width,LPM_WIDTHAD=romad_width,LPM_ADDRESS_CONTROL=UNREGISTERED,LPM_OUTDATA=REGISTERED,LPM_FILE=sin_rom.mif)--指向rom文件PORTMAP(outclock=clk,address=romaddr,q=ddsout);endarchitecturebehave;下面是产生SINROM数据值的C程序：#includestdio.h#includemath.hmain(){inti;floats;for(i=0;i1024;i++){s=sin(atan(1)*8*i/1024);printf(%d:%d;\n,i,(int)((s+1)*1023/2));}}把上述C程序编译成程序后，在DOS命令行下执行：romgensin_rom.mif;第31页，共60页，星期日，2025年，2月5日图8-13DDS主模块RTL综合结果第32页，共60页，星期日，2025年，2月5日基本DDS结构的常用参量计算(1)DDS的输出频率fout。8-10(2)DDS的频率分辨率。8-11(3)DDS的频率输入字计算。注意要取整，有时会有误差。第33页，共60页，星期日，2025年，2月5日【例8-5】--简易频率合成器--DDS(32bit频率字,1024points10bitout)--ForGW48-CK--Mode:No.1libraryieee;useieee.std_logic_1164.all;entityddsallisport(sysclk:instd_logic;--系统时钟ddsout:outstd_logic_vector(9downto0);--DDS输出--GW48接口sel:instd_logic;--输入频率字高低16位选择selok:instd_logic;