中职语文出版社《单片机技术及应用》第二章 MCS-51系列单片机 的硬件结构及指令系统 课件(共26张PPT).pptxVIP

;第二章;第一节MCS-51单片机的结构

;MCS-51系列单片机内部模块功能如下：

1.中央处理器CPU

2.程序存储器ROM

3.数据存储器RAM

4.时钟模块

5.可编程全双工串行口

6.16位定时/计数器

7.可编程I/O口

8.中断系统

;

中央处理器CPU是单片机的核心单元，它由控制器和运算器组成。而控制器由程序计数器PC、数据指针DPTR、指令寄存器IR、指令译码器及定时控制逻辑组成，运算器由算术逻辑运算单元ALU、累加器A、寄存器B、程序状态字PSW和堆栈指针SP组成。

;（1）程序计数器

（2）数据指针DPTR

（3）指令寄存器IR、指令译码器及定时控制逻辑

;2.运算器

运算器主要用来实现对操作数的算术逻辑预算和位操作。它包括一个可进行8位算术运算和逻辑运算的ALU单元、8位的暂存器1和暂存器2、8为的累加器ACC、B寄存器，以及程序状态标志寄存器PSW等。其结构如图2-4所示。

;程序状态字寄存器PSW，用于反应数据经ALU处理之后的特性，简称PSW。它是一个逐位定义的8为寄存器，可有程序按位访问。它的各标志位定义，如表2-1所示。;二、引脚说明

MCS-51系列单片机的外形封装有两种方式，双列直插式（DIP）和方形封装（PLCC、MQFP）。如图2-5所示，给出了两种封装的引脚排列图。

;P3口（10~17脚）：P3.0~P3.7，它的第一功能是作为通用I/O口使用，另外作为控制作用的第二功能，如表2-3所示

;三、存储器结构

从物理地空间上来看，MCS-51有4个存储器地址空间，即片内程序存储器（片内ROM）、片外程序存储器（片外ROM）、片内数据存储器（片内RAM）、片外数据存储器（片外RAM）。MCS-51存储器结构如图2-6所示。

;1.程序存储器ROM

当—EA置1时，访问内部4KB的ROM，外部ROM从1000H开始编址。当PC指针大于0FFFH时自动转向外部ROM。

当—EA为0时，将直接从片外ROM的低4KB开始访问。此时地址从0000H~FFFFH都是外部ROM存储空间;表2-4特定程序的入口地址

;2.数据存储器RAM

（1）片内RAM

片内RAM最大寻址范围为256字节，其在物理上又可以分为两个独立的、功能不同的区域。其配置如图2-7所示。

;①片内低128字节RAM;②片内高128字节RAM

;（2）片外RAM

片外RAM的地址最大可以为64KB即0000H~FFFFH，其中0000H~00FFH的??位地址与部分片内RAM重叠。这种重叠有不同的指令来区分，片内ROM使用MOV指令，而片外RAM使用MOVX指令。对片外RAM通常采用间接寻址方法，使用R0、R1和DPTR作为间址寄存器。当使用R0、R1寻址时，由于R0和R1均为8位寄存器，其最大寻址空间为256字节。当使用DPTR作为间址寄存器是，由于DPTR为16位寄存器，故其最大寻址范围可达64KB。

;四、输入/输出端口结构

MCS-51系列单片机设有4个8位双向I/O端口，分别为P0、P1、P2和P3，每一条I/O线都能独立的用作输入或者输出。P0口为三态双向口，能带8个TTL电路。P1、P2和P3口为准双向口（在用做输入线时，口锁存器必须先写入“1”，故称为准双向口），负载能力为4个TTL电路

1.P0口

2.P1口

3.P2口

4.P3口

;第二节MCS-51单片机的时钟模块及工作方式;2.MCS-51单片机的时序

时序是指处理器指令译码产生的一系列操作在时间上的先后次序，MCS-51单片机的时序周期包括振荡周期、时钟周期、机器周期和指令周期。

;表2-7内部寄存器初始值

;2.低功耗方式

CMOS型的MCS-51单片机有待机模式和掉电模式两种低功耗操作方式，可以减少单片机系统的功耗。在待机模式下，单片机的CPU停止工作，其他部分保持工作；在掉电模式下单片机仅RAM保持供电，其他部分均不工作。单片机通过设置电源控制寄存器PCON的相应位来使得单片机进入相应的工作模式，PCON的相关为如下所示：

;PCON.0——IDL ：待机模式设置位，当该位被置位后单片机进入待机模式。

PCON.1——PD ：掉电模式设置位，当该位被置位后单片机进入掉电模式。

PCON.2——GF0 ：通用标志位0，用于判断单片机所处的模式。

PCON.3——GF1 ：通用标志位1，用于判断单片机所处的模式。

PCON.4—— ：保留位。

PCON.5—— ：保留位。

PCON.6—— ：保留位。

PCON.7——SMOD：波特率倍增位，用于串行通信。

;思考与练习?

1.MCS-51