第4章主存储器修改过.pptVIP

门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争，由于竞争而使电路输出端可能产生尖峰脉冲的现象就称为竞争－冒险3.存储校验线路计算机在运行过程中，主存储器要和CPU、各种外围设备频繁地高速交换数据。由于结构、工艺和元件质量等种种原因，数据在存储过程中有可能出错，所以，一般在主存储器中设置差错校验线路。实现差错检测和差错校正的代价是信息冗余。信息代码在写入主存时，按一定规则附加若干位，称为校验位。在读出时，可根据校验位与信息位的对应关系，对读出代码进行校验，以确定是否出现差错，或可纠正错误代码。早期的计算机多采用奇偶校验电路，由于大规模集成电路的发展，主存储器的位数可以做得更多，使多数计算机的存储器有纠正错误的功能（ECC），一般采用的海明码校验线路可以纠正一位错。第62页，共77页，星期日，2025年，2月5日4.5多体交叉存储器4.5.1编址方式计算机中大容量的主存，可由多个存储体组成，每个体都具有自己的读写线路、地址寄存器和数据寄存器，称为“存储模块”。这种多模块存储器可以实现重叠与交叉存取。如果在M个模块上交叉编址(M=2m)，则称为模M交叉编址。通常采用的编址方式如图4.18(a)所示。设存储器包括M个模块，每个模块的容量为L，各存储模块进行低位交叉编址，连续的地址分布在相邻的模块中。第i个模块Mi的地址编号应按下式给出：M×j+i其中，j=0,1,2,…,L-1；i=0,1,2,…,M-1第63页，共77页，星期日，2025年，2月5日表4.1地址的模四交叉编址模体地址编址序列对应二进制地址最低二位M00,4,8,12,…,4j+0,…00M11,5,9,13,…,4j+1,…01M22,6,10,14,…,4j+2,…10M33,7,11,15,…,4j+3,…11第64页，共77页，星期日，2025年，2月5日图4.22多体交叉存储第65页，共77页，星期日，2025年，2月5日使用地址码的低位字段经过译码选择不同的存储模块，而高位字段指向相应的模块内部的存储字。这样，连续地址分布在相邻的不同模块内，而同一模块内的地址都是不连续的。在理想情况下，如果程序段和数据块都连续地在主存中存放和读取，那么，这种编址方式将大大地提高主存的有效访问速度。但当遇到程序转移或随机访问少量数据，访问地址就不一定均匀地分布在多个存储模块之间，这样就会产生存储器冲突而降低了使用率，所以M个交叉模块的使用率是变化的，大约在和M之间。一般模块数M取2的m次幂第66页，共77页，星期日，2025年，2月5日4.5.2重叠与交叉存取控制多体交叉存储模块的两种访问方式：“同时访问”，是指所有模块同时启动一次存储周期，相对各自的数据寄存器并行地读出或写入信息；同时访问要增加数据总线宽度。同时访问多个存储模块能一次提供多个数据或多条指令。“交叉访问”，是指M个模块按一定的顺序轮流启动各自的访问周期，启动两个相邻模块的最小时间间隔等于单模块访问周期的1/M。交叉访问如图4.18(b)所示。可以看出，就每一存储模块本身来说，对它的连续两次访问时间间隔仍等于单模块访问周期。第67页，共77页，星期日，2025年，2月5日CPU和IOP（输入输出处理机）对存储器的访问是通过主存控制部件控制的。完成地址译码选择存储体、存储体“忙”触发器、“回答”信号等等。由于CPU和IOP共享主存，或多处理机共享主存的原因，访问主存储器的请求源来自多方面，因此可能出现几个请求源同时访问同一个存储体的情况。出现这种冲突情况时，存储体只能先满足其中一个请求源的要求，然后再满足其他请求源的要求，这就需要经过一个排队线路，先处理排队优先的请求源提出的要求第68页，共77页，星期日，2025年，2月5日习题4.1在计算机的主存中，常常设置一定的ROM区。试说明设置ROM区域的目的。答：计算机一上电就开始执行程序，到主存的0000H单元去取第一条指令。所以，在主存中必须要有一些一开机就立即能够运行的程序。这些程序只有保存在非易失性的ROM芯片中才能保证断电后不丢失。通常在ROM区域中保存的是操作系统的内核，以及一些固定的数据等。第69页，共77页，星期日，2025年，2月5日习题4.2半导体DRAM和SRAM的主要差别是什么?为什么DRAM芯片的地址一般要分两次接收?答：SRAM用双稳态触发器来保存信息，DRAM利用电容存储电荷来保存信息。DRAM的地址分两次接收，是为了减少地址线，进一步减少芯片的封装尺寸。第70页，共77页，星期日，2025年，2月