埋入式晶圆级封装芯片翘曲有限元仿真及参数敏感性分析.pdfVIP

封装、检测与设备

Packaging,TestingandEquipment

D0I:10.13290/j.cnki.bdtjs.2025.04.012

埋入式晶圆级封装芯片翘曲有限元仿真及

参数敏感性分析

吴道伟，李贺超²，李逵，张雨婷，代岩伟2.*，秦飞²

（1.西安微电子技术研究所，西安710054；

2.北京工业大学电子封装技术与可靠性研究所，北京

100124)

摘要：作为系统级封装（SiP）的关键技术之一，芯片埋置技术在提高I/O接口数量方面发

挥着重要作用。伴随加工工艺温度变化，埋置芯片产生一定程度的翘曲，导致后续铺层的破损，

使产品良率降低。针对埋入式晶圆级封装芯片在加工过程中的翘曲行为进行了模拟和研究。采用

均匀化等效建模进行了有限元模拟，并结合输入参数变化和正交实验分析，研究了材料的弹性模

量对芯片翘曲的影响。研究结果表明，芯片粘结薄膜（DAF）和钝化层（PL）的弹性模量对埋

置芯片的翘曲起主要作用，为降低埋入式晶圆级封装芯片翘曲提供了参考。

关键词：芯片埋置；翘曲；均匀化等效；正交实验；有限元分析

中图分类号：TN405文献标识码：A文章编号：1003-353X（2025）04-0399-08

FiniteElementSimulationandParametricSensitivityAnalysisof

ChipWarpageinEmbeddedWaferLevelPackaging

WuDaowei,LiHechao,LiKui,ZhangYuting,DaiYanwei?,QinFei?

(1.XianMicroelectronicsTechnologyInstitute,Xian710054,China;

2.InstituteofElectronicPackagingTechnologyandReliability,BejingUniversityofTechnology,

Bejing100124,China)

Abstract:Asoneofthetypicalpackagingtechnologiesinsystem-in-package（SiP),

chip-embeddedtechnologyplaysanimportantroleinincreasingthenumberofI/Ointevfaces.The

warpageofembeddedchipmaybecomeacertaindegreeofwarpageduringthechangeofprocessing

temperature,leadingtothedamageofthesubsequentlayer,thustoreducetheyieldoftheproduct.The

warpagebehaviorofwafer-levelpackagechipduringmanufacturingprocessingwassimulatedandstudied.

Finiteelementsimulationwasperformedthroughhomogenizedequivalent