PCB插损与阻抗的高效测试方案.docx

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

PCB插损与阻抗的高效测试方案

以PCIe标准为例,为了适应AI算力需求的不断提升,其协议已成功升级至PCIe5.0/6.0,信号频率不仅突破了32GT/s,还在持续向64GT/s迈进,通道配置也从x1扩展至x32,通过倍增频率和通道数量的方式实现了大带宽传输。然而,更高的信号频率不可避免地导致插入损耗呈指数级上升,进而引起信号幅度降低和失真。同时,PCB走线中的阻抗不连续性会引发信号反射和时序抖动,这两者共同造成了信号完整性的问题。

表1:PCIe总线图表

为了应对这些严峻的挑战,PCIe阻抗测试需要严格控制100Ω±10%的差分阻抗(PCB走线),并且通过预加重、均衡技术来补偿损耗。当插

文档评论(0)

冯三多多 + 关注
实名认证
服务提供商

安全教育,工程方案等技术问题

1亿VIP精品文档

相关文档