有哪些信誉好的足球投注网站- 1、本文档共20页，可阅读全部内容。
- 2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
重庆电子工程职业学院16.3函数信号发生器的设计6.3.1设计要求设计一个智能函数信号发生器，能够以稳定的频率产生正弦波、三角波、锯齿波和方波，并能够通过按键选择输出4种不同种类的函数波形，同时具有系统复位功能。6.3.2设计方案图6-23函数信号发生器组成框图6.3.3模块设计⒈正弦波产生模块图6-24正弦波产生原理图
重庆电子工程职业学院26.3函数信号发生器的设计⑴定制LPM计数器图6-25〖MegaWizardPlug-InManager[page1〗对话框图6-26〖MegaWizardPlug-InManager[page2a]〗对话框
重庆电子工程职业学院36.3函数信号发生器的设计图6-27〖MegaWizardPlug-InManager–LPM_COUNTER[page3of7]〗对话框图6-28〖MegaWizardPlug-InManager–LPM_COUNTER[page4of7]〗对话框
重庆电子工程职业学院46.3函数信号发生器的设计图6-29〖MegaWizardPlug-InManager–LPM_COUNTER[page5of7]〗对话框图6-30〖MegaWizardPlug-InManager–LPM_COUNTER[page7of7]〗对话框
重庆电子工程职业学院56.3函数信号发生器的设计⑵建立存储器初值设定文件图6-31存储器参数设置对话框图6-32存储器初值设定文件界面
重庆电子工程职业学院66.3函数信号发生器的设计⑶定制ROM存储器图6-33〖MegaWizardPlug-InManager[page2a]〗对话框图6-34〖MegaWizardPlug-InManager–ROM:1-PORT[page3of7]〗对话框
重庆电子工程职业学院76.3函数信号发生器的设计图6-35〖MegaWizardPlug-InManager–ROM:1-PORT[page4of7]〗对话框图6-36〖MegaWizardPlug-InManage–ROM:1-PORT[page5of7]〗对话框
重庆电子工程职业学院86.3函数信号发生器的设计图6-37正弦波产生模块⑷设计正弦波产生模块的顶层文件⒉三角波产生模块LIBRARYIEEE;--三角波产生模块，加载库文件USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYxhq_triIS--定义实体PORT(clk,clr:INSTD_LOGIC;--时钟与复位信号q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));--输出波形数据ENDxhq_tri;ARCHITECTURExhq_1OFxhq_triIS--定义结构体BEGINPROCESS(clk,clr)--启动进程VARIABLEtmp:STD_LOGIC_VECTOR(7DOWNTO0);--临时变量VARIABLEtag:STD_LOGIC;--加、减标志BEGIN
重庆电子工程职业学院96.3函数信号发生器的设计IFclr=1THEN--复位清零tmp:=ELSIFclkEVENTANDclk=1THENIFtag=0THEN--加法计数IFtmpTHEN--加法计数器满tmp:tag:=1;--下一时钟周期开始减法计数ELSEtmp:=tmp+2;--加2操作ENDIF;ELSEIFtmpTHEN--减法计数器满tmp:tag:=0;--下一时钟周期开始加
您可能关注的文档
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 1EDA技术及其发展.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 2 EDA技术的主要内容.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 3 EDA的设计流程 常用工具.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 5 CPLD的实现原理与典型结构.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 6 FPGA的实现原理与典型结构.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 7FPGA CPLD产品概述.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 8 FPGA CPLD器件的配置与编程.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 9 QuartusII软件概述.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 10 QuartusII设计流程.pptx
- EDA技术与应用教程（Verilog HDL版）（第3版）课件 11 QuartusII设计实例.pptx
文档评论（0）