第三讲数据类型.pptVIP

3.6记录类型记录是不同类型的名称域的集合，而ARRAY只能包含相同类型的数据。格式如下：访问记录体元素的方式：记录体名.元素名type记录类型名isrecord元素名：数据类型名；元素名：数据类型名；┇endrecord；*第30页，共51页，星期日，2025年，2月5日例：constantlen:integer:=8;subtypebyte_vecisbit_vector(len-1downto0);typebyte_and_ixisrecordbyte:byte_vec;ix:integerrange0tolen;endrecord;signalx,y,z:byte_and_ix;signaldata:byte_vec;signalnum:integer;…….x.byte=;x.ix=2;data=y.byte;num=y.ix;z=x;*第31页，共51页，星期日，2025年，2月5日3.7数据类型转换VHDL是一种强类型语言，不同类型的数据对象必须经过类型转换，才能相互操作。两种实现数据类型转换的常见方法：1）写一段专用于数据类型转换的VHDL代码2）调用包集中预定义的数据类型转换函数，如包集std_logic_1164。*第32页，共51页，星期日，2025年，2月5日例：不同类型数据的合法与非法操作TYPElongISINTEGERRANGE-100TO+100;TYPEshortISINTEGERRANGE-10TO+10;SIGNALx:short;SIGNALy:long;y=2*x+5;---非法（数据类型不匹配，虽然都是INTEGER的子类型！）y=long(2*x+5);---合法（运算结果已经强制转换成long类型。）*第33页，共51页，星期日，2025年，2月5日ieee.std_logic_arith中提供了多种数据类型转换函数：不包括std_logic_vector类型，如有需要，须使用std_logic_unsigned/signed包集*第34页，共51页，星期日，2025年，2月5日例：数据类型转换libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;…….signala:INunsigned(7DOWNTO0);signalb:INunsigned(7DOWNTO0);signaly:OUTstd_logic_vector(7DOWNTO0);…….y=CONV_STD_LOGIC_VECTOR((a+b),8);*第35页，共51页，星期日，2025年，2月5日3.8可综合的数据类型数据类型可综合的数值BIT,BIT_VECTOR‘0’,‘1’STD_LOGIC,STD_LOGIC_VECTOR‘X’,‘0’,‘1’,‘Z’,不是全部的8值都可综合的；另，在不需要’X’,’Z’两种取值时可用BIT类型混用。STD_ULOGIC,STD_ULOGIC_VECTOR‘X’,‘0’,‘1’,‘Z’,不是全部的8值都可综合的；另，在不需要’X’,’Z’两种取值时可用BIT类型混用。BOOLEANTrue,FalseNATURAL/UNSIGNED0到+2147483647INTEGER/SIGNED-2147483647到+2147483647用户自定义整型INTEGER的子集用户自定义枚举类型根据用户自定义进行编码得到SUBTYPE任何预定义或用户自定义类型的子集ARRAY上述任一种类型数据的集合RECORD上述多种类型