数字钟设计实验报告.docVIP

湖南工业职业技术学院

项目制作报告书

项目名称：新大屏幕数字钟制作

所属课程：数字电子技术

系别电气工程

专业班级电信S2009－2

学生姓名易延烽

学号16

项目指导老师李佳老师

电子邮箱571040889@

联系QQ571040889

201

新大屏幕数字钟的制作

一.设计目的

a.熟悉集成电路的引脚安排.

b.掌握各芯片的逻辑功能及使用方法.

c.了解面包板结构及其接线方法.

d.了解数字钟的组成及工作原理.

e.熟悉数字钟的设计与制作.

二.设计要求

1.a.时间以24小时为一个周期,显示时,分,秒;

b.有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;

c.为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.

2..制作要求

a.画出电路原理图(或仿真电路图);

b.元器件及参数选择;

c.电路仿真与调试;

3.制作要求自行装配和调试,并能发现问题和解决问题.

4.编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会.

三.设计原理及其框图

1.数字钟的构成

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图(1)

.

3)计数原理

时间计数单元有时计数,分计数和秒计数等几个部分.

时计数单元一般为12进制计数器计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码.

.如图为1HZ脉冲电路,CD4060的32768HZ的振荡源经过14级分频后在输出端3脚上得到1/2S脉冲并冲入由CD4040构成的二分频器,分频后在输出端CD4040的9脚上得到秒基准脉冲.

秒计数器秒的个位计数单元为10进制计数器,当QdQcQbQa变成1010时,通过与非门把它们的清零端变成0,计数器的输出被置零,跳过1011到1111的状态,又从0000开始如此重复.秒的十为计数单元为6进制,当QdQcQbQa变成0101时,通过与非门把它的清零端变成0,计数器被置零,跳过0110到1111的状态,又从0000开始,同时要把秒十位上的0101时,要把进位信号传输给分的个位的计数单元.

分计数器分的个位和十位计数单元的状态转换和秒的一样,只是它要把进位信号传给时的个位计数单元.

时计数器当”时”十位的QdQcQbQa为0000或0001时,”时”的个位计数单元是十进制计数器,当它的QdQcQbQa到1010时,通过与非门使得个位上的清零端为0,则计数器的输出直接置零,从0000又开始.当十位的QdQcQbQa为0010时,通过与非门给清零端置零,”时”的十位又重新从0000开始,此时的个位计数单元变成4进制,即当个位计数单元的QdQcQbQa为0100时,就要又从0000开始计数.这样就实现了”时”的24进制的计数.

4)校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.

根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.即为带有基本RS触发器的校时电路,

3.各芯片的引脚识别及功能

1)CD4040引脚识别及功能

CD4040是12位二进制串行计数器,所有的计数器为主从触发器,计数器在时钟下降沿进行计数.CR为高电平时对计数器进行清零,由于在时钟输入端使用斯密特触发器,对脉冲上升和下降时间无限制,所有输入和输出均经过缓冲.

(图)CR为清零端,Q0~Q11为计数器脉冲输出.(图)

2)CD4518引脚识别及功能

CD4518(十进制同步加法计数器)它是二,十进制同步加法计数器,内含两个单元的计数器,其功能表如图

每个单元有两个时钟输入端CLK和EN,可使时钟脉冲的上升沿或下降沿触发.CD4518采用并行进位方式,只要输入一个时钟脉冲,计数单元Q1翻转一次,当Q1为一