实验-用JK触发器模拟197和194.docVIP

实验报告

SUNYAT-SENUNIVERSITY

院（系）信息科学与技术学院学号审批

专业计算机类实验人

实验题目： 用JK触发器模拟74LS197、74LS1942015年 05月27日

第PAGE1页，共NUMPAGES1页

一、实验目的：

1熟悉JK触发器的逻辑功能。

2掌握用JK触发器设计同步计数器。

3用JK触发器模拟74LS197、74LS194

实验仪器及器件：

ISIS7.0和ISE14.0

三、实验预习：

1、复习时序逻辑电路设计方法。

⑴逻辑抽象，得出电路的状态转换图或状态转换表

①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。

②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。

③按照题意列出电路的状态转换表或画出电路的状态转换图。

通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。

⑵状态化简

等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。

合并等价状态，使电路的状态数最少。

⑶状态分配

①确定触发器的数目n。因为n个触发器共有种状态组合，所以为获得时序电路所需的M个状态，必须取

＜

②给每个电路状态规定对应的触发器状态组合。

⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程

①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。

②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。

⑸根据得到的方程式画出逻辑图

⑹检查设计的电路能否自启动

电路开始工作时通过预置数将电路设置成有效状态的一种。

通过修改逻辑设计加以解决。

⑺设计步骤简图

2、按实验内容设计逻辑电路画出逻辑图。

具体步骤见实验内容。

四、实验原理：

1、计数器的工作原理

递增计数器每来一个CP，触发器的组成状态按二进制代码规律增加。

递减计数器按二进制代码规律减少。

双向计数器可增可减，由控制端来决定。

2、集成J-K触发器74LS73

⑴符号：

图1J-K触发器符号

⑵功能：

表1J-K触发器功能表

CP

J

K

功能

↓

↓

0

0

0

0

保持

0

0

1

1

↓

↓

0

1

0

0

清零

0

1

1

0

↓

↓

1

0

0

1

置位

1

0

1

1

↓

↓

1

1

0

1

翻转

1

1

1

0

⑶状态转换图：

图2J-K触发器状态转换图

⑷特性方程：

⑸注意事项：

①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。

触发器的两个输出负载不能过分悬殊，否则会出现误翻。

J-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。

五、实验内容

在ISIS7.0软件上，用JK触发器模拟74LS197。（异步）

2、在ISIS7.0软件上，用JK触发器模拟74LS197。（同步）

3、在ISIS7.0软件上，用4个JK触发器模拟74LS194。

4、在ISE14.0软件上，模拟74LS197。

5、在ISE14.0软件上，模拟74LS194。

六、实验报告

1、在ISIS7.0软件上，用JK触发器模拟74LS197。（异步）

（1）设计。

从数字电子技术（第十版）第310页中，我了解到基本的异步四位二进制计数器的设计。在此基础上，我加以改进就可以设计出74LS197的功能。

1一位，三位二进制计数：直接照课本上连接元件即可。

2四位二进制计数：把一位的输出Q0接到三位的输入CP1上面即可。

3清零：把四个JK触发器的MR端接到地线并用开关控制即可。

设计出图如下：

测试。

1一位二进制输出：

将时钟输入接到CP0上，观察输出Q1的波形图。波形图如下：

时钟

0

1

0

1

Q0

0

0

1

1

成功的实现了一位二进制的计数。并且有明显的传输延迟时间。如下：

所以该异步计数器可以做到一位二进制输出。

2三位二进制输出：将时钟连接到CP1，观察Q1Q2Q3的波形如下：

时钟

0

1

0

1

0

1

0

1

0

1

0

1

0

Q1

0

0

1

1

0

0

1

1

0

0

1

1

0

Q2

0

0

0

0

1

1

1

1

0

0

0

0

1

Q3

0

0

0

0

0

0

0

0

1

1

1

1

1