门电路和组合逻辑电路.pptxVIP

门电路和组合逻辑电路;优选门电路和组合逻辑电路;正逻辑与负逻辑

正逻辑：用高电平表示逻辑1，用低电平表示逻辑0

负逻辑：用低电平表示逻辑1，用高电平表示逻辑0

正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于负逻辑或门等。（1表示条件满足、结果发生）;在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管,电源电压是正值，一般采用正逻辑。

若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。

今后除非特别说明，一律采用正逻辑。

逻辑电平

高电平VH：大于给定电平值的电压范围（2V～5V）

输入高电平VIH

输出高电平VOH

低电平VL：小于给定电平值的电压范围（0V～0.8V）

输入低电平VIL

输出低电平VOL;高电平和低电平都是对应的一段电压范围，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。;VI控制开关S的通、断。

S断开，VO为高电平；

S接通，VO为低电平。;V;§5.2半导体二极管和三极管的开关作用;;;;;;;;;;目前，采用MOS管的逻辑集成电路主要有三类：以N沟道增强型管构成的NMOS电路，以P沟道增强型管构成的PMOS电路以及用PMOS和NMOS两种管子构成互补的CMOS电路。;设：VDD=12V，VGS(th)=2V，VIL=0V，VIH=12V;§5.3基本逻辑门电路;5.3.1分立元件门电路;2.二极管或门;3三极管非门;4.分立元件复合门电路;;分离元件门电路缺点;数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。;1、TTL“与非”门电路;1、任一输入为低电平“0”（0.3V）时;;;;TTL与非门电路;;⑴AB段:当Vi0.7v时，Vb20.7v，T2和T5管截止，T4导通，输出为高电平VoH=Vcc－Vd2－Vbe4?3.6v，故AB段称为截止区;⑶CD段:当1.3vVi1.4v时，Vb1=2.1v，使T2和T5管均趋于饱和导通，T4管截止，所以Vo急剧下降为低电平，Vo=VoL=0.1v，故称CD段为转折区。;（1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。

（2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。

（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。规定VIL（max）=0.8V。

（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。规定VIH（min）=2V。;（5）阈值电压VTH——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。VTH又常被形象化地称为门槛电压。其值为1.3V～1.４V;;输入低电平噪声容限：VNL=VOff–VOLmax=0.8V-0.4V=0.4V

输入高电平噪声容限：VNH=VOHmin-VON=2.4V-2V=0.4V;;在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。;;;;;（1）实现线与。

电路如右图所示，逻辑关系为:;;;;符号;１;5．74LS系列——为低功耗肖特基系列。

6．74AS系列——为改进肖特基系列，

它是74S系列的后继产品。

7．74ALS系列——为改进低功耗肖特基系列，是74LS系列的后继产品。;TTL与非门举例——74LS00;MOS逻辑门电路是继TTL之后发展起来的另一种应用广泛的数字集成电路。由于它功耗低，抗干扰能力强，工艺简单，几乎所有的大规模、超大规模数字集成器件都采用MOS工艺。就其发展趋势看，MOS电路特别是CMOS电路有可能超越TTL成为占统治地位的逻辑器件。

CMOS逻辑门电路是由N沟道增强型MOS管和P沟道增强型MOS管互补而成，通常称为互补型MOS逻辑电路，简称CMOS逻辑电路。;一、CMOS反向器;（4）当5V＜Vi＜8V，

TP逐渐变为截止，

TN导通

（5）当Vi＞8V，TP截止，TN导通，输出Vo=0V。;3、输入