数字钟设计实习报告.pdfVIP

数字钟设计实习报告

一、实习报告

(一)设计目的：

1.了解EDA技术；

2.熟悉Quartus∏的操作进程；

3.熟悉数字钟的工作原理

4.提高学生动手能力和创新能力

(二)设计进程

1．设计目标：

实现具有礼拜、时、分、秒的显示功能；

有较完善的校时功能,能够别离对时、分、秒进行单独校时；

有别有新意的报时功能，包括报时灯的规律闪烁和报时音

乐的鸣奏。

有液晶屏显示时刻功能，并在教师节当天显示“教师您辛

苦啦！”字样。

2．设计原理

实现具有礼拜、时、分、秒的显示功能

6

1)将实验室所给的48*10HZ的时钟信号转换为1HZ的秒

信号

6

这事实上是一个48*10分频器的设计。

6

能够用6个74160组成10模十计数器，然后接入一个74160

改成的模6计数器和模8计数器

2)是

1原理图：

该模块由两片74160计数器芯片组成，上面一片是低位，下面

一片是高位。第一片计数器开始工作后，遇9就使高位片工作一

次，当低位片遇9高位片遇5时置数端有效，于是就实现了从0

到59的60进制计数。其模块化为:

实现同步60进制计数，可调整

时钟信号输入接1Hz的信号源

清零端接高电平使其不工作

进位输出秒模块接分模块，分模块接时模块

显示输出接到显示总线

使能端输入高电平有效

——24进制计时器

原理图：

其计数原理与60进制一致。其模块化为：

其仿真波形图如下：

——校准器

原理图：该模块由mode功能选择模块和4片2选1数据选择

器组成。mode模块实现选择校时模块，由按键操纵选择别离调时

分秒，手动操纵调时，进入调时状态时以100Hz的频率计时，概

念管脚为key1按钮，第一次按key1按钮时为正常走时，按第二次

为校秒，第三次为校分，第四次为校时，如此循环。为了选择不

同的功能设置，模式计数器由一片74160和2-4译码器及4片2

选1数据选择器形成计数译码器。

其模块化为：

实现校时功能：

功能键选择调试模块

时钟信号输入接1Hz或100Hz的信号源

进位输入接秒和分的进位信号

操纵键Con手动抑制秒的计数

输出作为输入信号接到各个计时模块

——报时电路设计：

1.响声报时

原理图：

采纳74160与8选1数据选择器为主体，让闹钟从整点开始报

时，报不时刻为10s，将分钟的8位及秒的高4位作为输入或了以

后加一个非门再与1s时钟相与作为74160的时钟。开始计数，当

来一个时钟计数就增加一，8选1数据选择器选择不同的音符形

成不同的音乐，作为报时的音乐。

sf一、sf二、sf3、sf4为秒的十位的四位；

m一、m二、m3、m4为分的个位的四位；

m五、m六、m六、m7为分的十位的四位；

pin_name为输出端，接蜂鸣器；

Clock50接输入的时钟信号。

其模块化为：

2.闪灯报时

原理图：该模块为一个在55~59秒间的闪灯报时，又简单的逻

辑门电路操纵在设定的时刻给灯一个信号操纵其亮灭，即为闪灯

报时。

各个模块连接在一路即成了简单的数字钟，整体的组成大体原

理图如下:

组装电路并调试：