- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种作为电子电路的主时钟的定时发生器,其被布置和配置为生成包括粗码和多个精码的时间戳,定时发生器包括:具有奇数n个延迟元件的环形振荡器,其中每个延迟元件都具有延迟输出端,时钟信号出现在所述延迟输出端;时钟分频器,其连接到延迟输出端,并且在该输出端输出时钟分频器输出端信号;用于生成初始化信号以触发所述时钟分频器的启动电路;和时钟发生器,其进一步处理所述时钟信号并生成粗码;和输出端,在所述输出端输出所生成的时间戳,其中时间戳的精码由时钟分频器的时钟分频器输出端信号形成,并且所述粗码和所述精码包含冗余
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117220672A
(43)申请公布日2023.12.12
(21)申请号202310685702.7
(22)申请日2023.06.09
(30)优先权数据
102022114625.1
文档评论(0)