典型的PLD设计流程-综合-.pptxVIP

典型的PLD设计流程

设计规范典型的PLD流程设计输入RTL仿真设计综合布局和布线门级仿真时序分析系统上验证系统产品修改设计

典型的PLD设计流程设计输入设计的行为或结构描述RTL仿真(ModelSim)功能仿真验证逻辑模型(没有使用时间延迟)可能要求编辑设计综合把设计翻译成原始的目标工艺最优化合适的面积要求和性能要求布局和布线映射设计到目标工艺里指定位置指定的布线资源应被使用

典型的PLD设计流程门级仿真(ModelSim)时序仿真验证设计一旦编程或配置将能在目标工艺里工作可能要求编辑设计时序分析验证合乎性能规范可能要求编辑设计版图设计仿真版图设计在板编程和测试器件

ModelSim概览

SupportsAPEX20KAlterafamily(ComingSoon:OtherAlterafamilies:FLEX10KE,...)ModelSim仿真工具由Model技术公司开发工业上最通用的仿真器之一可在Verilog和VHDL仿真OEM版本允许Verilog仿真或者VHDL仿真

ModelSim产品 ModelSim/VHDL或者ModelSim/VerilogOEMModelSim/LNL许可Verilog或者VHDL，但是不同时许可ModelSim/PLUS设计者能立刻混合仿真Verilog和VHDLModelSim/SE首要的版本PLUS的所有功能连同附加功能

ModelSimOEM功能提供完全的标准‘87VHDL‘93VHDLIEEE1364-’95VerilogSDF1.0-3.0VITAL2.2bVITAL‘95易用的界面通用的平台

用ModelSim仿真

SupportsAPEX20KAlterafamily(ComingSoon:OtherAlterafamilies:FLEX10KE,...)课程安排基本的仿真步骤用户界面功能仿真Quartus输出仿真文件时序仿真

Model技术公司的ModelSimmain主窗口:structure结构窗口process处理窗口:Signalvariable信号和变量窗口dataflow数据流窗口source源窗口Wavelist波形和列表窗口

ModelSim实现方法交互式的命令行(Cmd)唯一的界面是控制台的命令行,没有用户界面用户界面(UI)能接受菜单输入和命令行输入课程主要讨论批处理模式从DOS或UNIX命令行运行批处理文件不讨论

基本仿真步骤建立库映射库到物理目录3编译源代码所有的HDL代码必须被编译Verilog和VHDL是不同的4启动仿真器5执行仿真

1建立ModelSim库UI)从主菜单里面:Design-CreateaNewLibraryCmd)从main,记录窗口:ModelSimvlib库名

ModelSim库包含编译设计单元的目录VHDL和Verilog都被编译到库里两个类型Working(缺省值work)包含当前被编译的设计单元编译前必须建立一个working库每个编译只允许一个Resource包含能被当前编译引用的设计单元在编译期间允许多个VHDL库能通过LIBRARY和USE子句引用

ModelSim设计单元主要在一个特定的库中必须有唯一的名字VHDLEntities(实体)PackageDeclarations(包声明)Configurations(结构)VerilogModules(模块)UserDefinedPrimitives(用户定义原语)次要在相同的库里单元可以用一个普通名称VHDLArchitectures(体系)PackagebodiesVerilog没有次要单元

VHDLLibrarystd包含packagesstandard和textio这些packages初学者不要去修改IEEEpure包含唯一IEEE认可的std_logic_1164packages用于仿真加速IEEE包含预编译的Synopsys和IEEE算法包给std_logic的基本类型用于仿真加速VHDL预先确定库

vliblibrary_name命令建立库缺省值是worklibrary_name_infoany_verilog_moduleany_vhdl_unit_lock_primary.dat_primary.vhdverilog.asm_primary.datarch_name.datarch_name.asmWhere_primary.dat-_primary.vhd-Verilogmodule或VHDLentity的编码格式Verilog端口的VH