数电电子钟课程设计报告.docVIP

PAGE 2 数字电子钟课程设计报告 课 程 名 称 数字电路技术基础 设 计 题 目 数字电子钟逻辑电路设计 专 业 电子科学与技术 班 级 2010级电子（3）班 姓 名 同 组 者 指 导 老 师 2013年1 目录 TOC \o 1-3 \h \z \u 一、 内容摘要 4 二、 课设内容及要求 4 三、 方案比较 5 1. 方案一： 5 2. 方案二： 5 3. 方案三: 5 四、 方案解说 6 1. 1Hz的时钟产生电路： 6 2. 校对整理模块： 7 3. 计数和进位模块： 8 4. 译码模块： 9 5. 显示模块： 9 6. 直流稳压电源： 9 7. PCB布线图： 10 五、 安装调试过程 10 六、 设计过程中遇到的问题及其解决方法 10 七、 总结 11 八、 元器件清单 12 九、 对该设计的建议 13 十、 参考文献 14 内容摘要 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到日常生活中的电子手表，大到车站、码头、机场等公共场所的大型显示电子钟。而本次的数电课设的目标是用一些特定的硬件和芯片，来完成分频，进位，译码，显示等工作。最终搭建成一个可以实时显示当前时间如：时、分、秒和星期的电子时钟，并且要求具有可以调速，自动进位等功能。该数字电子钟由石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器及24进制或12进制计时计数器；以及秒、分、时的译码显示部分等构成。 课设内容及要求 由晶振电路产生1Hz的标准秒信号； 秒、分为00-59六十进制计数器； 时为00-23二十四进制计数器； 周显示从1-日为七进制计数器； 可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 方案比较 方案一： 555定时器设计的多谐振荡器产生振动周期为1s的脉冲。并将信号送入计数器进行计算，并把累加的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的显示电路“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制电路来实现。所有计时结果由六位数码管显示。采用555定时器能够极方便的构成施密特触发器、单稳态触发器和多谐振荡器。由于使用灵活、方便，所以在施密特触发器的基础上改接成多谐振荡器。 方案二： 设计也可以采用单片机进行控制。晶体振荡器的振荡信号从XTAL2端输出到片内的时钟发生器上。时钟发生器为二分频器。向CPU提供两相时钟信号P1和P2。每个时钟周期有两个节拍（相）P1和P2，CPU就以两相时钟P1和P2为基本节拍指挥AT89S52单片机各部件协调工作。 方案三: 采用石英晶体振荡来及简单的门电路实现。本次实践我选择该方案，其系统框图如下： 方案解说 1Hz的时钟产生电路： 时钟产生电路我们用石英晶体组成石英晶体振荡器，在电气上它可以等效成一个电容和一个电阻并联后再串联一个电容的二端网络，这个网络有两个谐振点。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，因此，当晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路。电路的震荡频率及取决于石英晶体的并联谐振频率，与R、C的数值无关。 晶体振荡器电路给数字电子钟提供了一个频率稳定准确的32768Hz的方波信号，此外还有一校正电容可以对温度进行补偿，以提高频率准确度和稳定度，使稳定度优于10^-4，可保证数字钟的走时准确及稳定。我们采用32768晶振，为了得到1Hz的脉冲，我们要进行15次二分频。最终我们选用CD4060的14次二分频分频加上74HC74D触发器芯片组成的二分频来构成15次的二分频，最终得到1Hz的脉冲。这个模块的电路图如下： 校对整理模块： 对于这个模块我们直接用CD4060的Q13脚来产生校对电路的时钟，用一个开关来选择校对和正常的时序，校对的频率在此次课设中为32768/（2^13） =4Hz，所以整体