网站大量收购独家精品文档,联系QQ:2885784924

3线8线译码器七段译码器实验报告.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实 验 报 告 数据选择器设计 12传感网 金涛 1228403019 实验目的 1.熟悉硬件描述语言软件的使用 2.熟悉译码器的工作原理和逻辑功能 3.掌握译码器及七段显示译码器的设计方法 二.实验原理 译码器是数字系统中常用的组合逻辑电路。译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或者另外一个代码。译码是编码的反操作。常用的译码电路有二进制译码器、二—十进制译码器和显示译码器。 实验内容 设计一个3线—8线译码器。 程序代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY decoder3_8 IS PORT(a0,a1,a2,g1,g2a,g2b:IN STD_LOGIC; Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END decoder3_8; ARCHITECTURE rtl of decoder3_8 is SIGNAL indata :STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN INdata =a2a1a0; PROCESS(indata,g1,g2a,g2b) BEGIN IF(g1=1 AND g2b=0 AND g2a=0)THEN CASE INDATA IS WHEN000=Y WHEN001=Y WHEN010=Y WHEN011=Y WHEN100=Y WHEN101=Y WHEN110=Y WHEN111=Y WHEN OTHERS= NULL; END CASE; ELSE Y END IF; END PROCESS; END rtl; 仿真波形 仿真波形分析 g1g2ag2b为控制输入端,a2a1a0为数据输入端,y0y1y2y3y4y5y6y7为数据输出端。 仅当g1=1,g2a+g2b=0时电路工作,其余输出均为高电平。 当a2=0,a1=0,a0=0时,y0=0其余为1; 当a2=0,a1=0,a0=1时,y1=0其余为1; 当a2=0,a1=1,a0=0时,y2=0其余为1; 当a2=0,a1=1,a0=1时,y3=0其余为1; 当a2=1,a1=0,a0=0时,y4=0其余为1; 当a2=1,a1=0,a0=1时,y5=0其余为1; 当a2=1,a1=1,a0=0时,y6=0其余为1; 当a2=1,a1=1,a0=1时,y7=0其余为1; 实体框图 设计一个七段显示译码器 程序代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY decled1 IS PORT(AIN:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END DECLED1; ARCHITECTURE BEHAV OF DECLED1 IS BEGIN PROCESS(AIN) BEGIN CASE AIN IS WHEN0000=DOUT=0111111; WHEN0001=DOUT=0000110; WHEN0010=DOUT=1011011; WHEN0011=DOUT=1001111; WHEN0100=DOUT=1100110; WHEN0101=DOUT=1101101; WHEN0110=DOUT=1111101; WHEN0111=DOU

文档评论(0)

134****4355 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档