半导体存储器和可编程逻辑器件.pptVIP

用8片2764扩展成64k×8位的EPROM： （2）字数扩展（地址码扩展） 第三十页，共六十页，2022年，8月28日 7.3　可编程逻辑器件（PLD） PLD—Programmable Logic Devices 大规模集成电路，集成了大量的门电路和触发器，用户可编程构成所需电路。 清华大学电机系唐庆玉 2003年11月15日编 优点： （1）节省集成芯片的数量?节省电路板面积， 节省电耗，减少产品体积，降低成本 （2）电路必威体育官网网址，不易被他人仿造 第三十一页，共六十页，2022年，8月28日 清华大学电机系唐庆玉 2003年11月15日编 PLD类型 （1）PROM型（Programmable ROM） （2）PLA型（ Programmable Logic Array 可编程逻辑阵列 ） （3）PAL型（ Programmable Array Logic可编程阵列逻辑） （4）GAL型（Generic Array Logic通用阵列逻辑） （5）CPLD型（ Complex PLD） 最复杂 简单 较复杂 第三十二页，共六十页，2022年，8月28日 清华大学电机系唐庆玉 2003年11月15日编 结构: AND逻辑阵列+OR逻辑阵列 类型 AND阵列 OR阵列 D触发器 PROM 连接固定 可编程（一次性） PLA 可编程（一次性） 可编程（一次性） PAL 可编程（可多次电擦除） 连接固定 8个 GAL 可编程（可多次电擦除） 连接固定 8个 输出比PAL增加“可编程输出逻辑宏单元” 使编程更灵活。 第三十三页，共六十页，2022年，8月28日 　　PLD的诞生不仅简化了数字逻辑系统的设计过程，而且降低了数字系统的体积和成本，提高了系统的可靠性，PLD作为规格化逻辑设计方法已应用多年。最先主要是掩膜可编程，主要是作为ROM用于计算机内部。后来出现了熔丝可编程逻辑器件，人们可通过简单的编程设备对逻辑器件进行编程，产生了半定制逻辑器件。由于EPROM(可擦可编程只读存储器)及E2ROM(电可擦除存储器)工艺的问世，PLD得到了快速发展及广泛应用。它从根本上改变了系统设计方法，大大简化了系统设计。 第三十四页，共六十页，2022年，8月28日 一、PLD电路的表示方法 　　用逻辑电路的一般表示法很难描述PLD器件内部电路，为了在芯片的内部配置和逻辑图之间建立一一对应关系，对描述PLD基本结构的有关逻辑符号和规则作出某些约定，使其逻辑图和真值表结合在一起构成一种紧凑而易于识读的形式，现对这些约定作简单介绍。 第三十五页，共六十页，2022年，8月28日 PLD的基本结构是与门和或门，左图给出了三输入与门的两种表示法。传统表示法中与门的3个输入A、B、C在PLD表示法中称为3个输入项，而输出F称为“与”项。同样，或门也采用类似方法表示。 （a）传统表示法 PLD的与门表示法 （b）PLD表示法 第三十六页，共六十页，2022年，8月28日 图6．3表示PLD的典型输入缓冲器。它的两个输出B、C是其输入A的原和反，其逻辑关系为： 图6.3 PLD输入缓冲器 第三十七页，共六十页，2022年，8月28日 图8.4(a)给出了PLD阵列交叉点上的三种连接方式。实点“．”表示固定连接；“×”表示可编程连接；没有“×”也没有“．”的表示两线不连接。如图8．4(b)中的输出F =A·C 。 （a） （b） 图8.4 PLD连接表示方式 第三十八页，共六十页，2022年，8月28日 二、可编程逻辑阵列PLA 从前面的介绍可知，ROM的地址译码器采用全译码方式，n个地址码可选中2n个不同的存储单元。而且，地址码与存储单元有一一对应的关系，因此，即使有多个存锗单元所存放的内容完全相同也必须重复存放，无法节省这些单元。从实现逻辑函数的角度看，ROM的“与”阵列固定地产生n个输入变量的全部最小项。而对于大多数逻辑函数而言，并不需要使用全部最小项，有许多最小项是无用的，尤其对于包含约束条件的逻辑函数，许多最小项是不可能出现的。因此，ROM的“与”阵列不能获得充分利用而造成硬件浪费，使得芯片面积的利用率不高。为了解决此问题，在ROM的基础上出现了一种“与”阵列和“或”阵列均可编程的逻辑器件，即可编程逻辑阵列PLA(Programmable Logic Array)。 第三十九页，共六十页，2022年，8月28日 （一）、PLA的逻辑结构 PLA的逻辑结构与ROM类