浅谈低压差线性稳压器的拓扑结构与应用.docxVIP

浅谈低压差线性稳压器的拓扑结构与应用 低压差线性稳压器的发展现状及应用领域 随着现代科技的进步，便携式电子产品正朝着高效节 能、短小轻薄的方向发展。而传统的集成线性稳压器的输 入/输出压差较高，这就大大限制了它在低压供电领域中的 应用。LDO是一种线性稳压器。线性稳压器使用在其线性 区域内运行的晶体管或FET，从应用的输入电压中减去超 额的电压，产生经过调节的输出电压。所谓压降电压，是 指稳压器将输出电压维持在其额定值上下 100mV 之内所 需的输入电压与输出电压差额的最小值。正输出电压的 1口0（低压降）稳压器通常使用功率晶体管（也称为传递设备） 作为PNP。这种晶体管允许饱和，所以稳压器可以有一个 非常低的压降电压，通常为 200mV 左右;与之相比，使用 NPN 复合电源晶体管的传统线性稳压器的压降为 2V 左 右。负输出 LDO 使用 NPN 作为它的传递设备，其运行 模式与正输出LDO的PNP设备类似。更新的发展使用 MOS 功率晶体管，它能够提供最低的压降电压。使用 功 率MOS，通过稳压器的唯一电压压降是电源设备负载电流 的 ON 电阻造成的。如果负载较小，这种方式产生的压降 只有几十毫伏。 近年来问世的低压差线性稳压器，它一经问世便显示出 强大的生命力，并以低功耗、高效率、低噪声、高抗扰、 体积小、重量轻等显着优点，LDO是low dropout regulator, 意为低压差线性稳压器，是相对于传统的线性稳压器来说 的。传统的线性稳压器，如78xx系列的芯片都要求输入电 压要比输出电压高出2v~3V以上，否则就不能正常工作。 但是在一些情况下，这样的条件显然是太苛刻了，如5V 转3.3丫,输入与输出的压差只有1.7v，显然是不满足条件 的。针对这种情况，才有了 LDO类的电源转换芯片。由 PNP型驱动管和NPN型调整管构成的准低压差稳压器 (QLDO, Quasi Low Dropout Linear Regulator);由导通电 阻非常低的功率场效应晶体管构成的超低压差线性稳压器 (VLDO，Very Low Dropout Linear Regulator)。 低压差线性稳压器特别适合采用电池供电的便携式电 子产品，如笔记本电脑、手机、MP3播放器、数码相机、 数码摄录像机、数字视频光盘(DVD)、可视电话、全球定 位系统(GPS)、机顶盒(STB)、便携式仪表、汽车电子设备 图1 线性稳压器的5种拓扑结构 a)传统的NPN型稳压器 功准低压差线性稳压器 (QLDO)可低压差线性稳压器(LDO) d)PMOS超低压差 线性稳压器e)NMOS超低压差线性稳压器 线性稳压器的拓扑结构 近几年来，随着半导体技术的发展，表面贴装的电感器、 电容器、以及高集成度的电源控制芯片的成本不断降低， 体积越来越小。由于出现了导通电阻很小的MOSFET可以 输出很大功率，因而不需要外部的大功率FET。例如对于 3V的输入电压，利用芯片上的NFET可以得到5V/2A的 输出。其次，对于中小功率的应用，可以使用成本低小型 封装。另外，如果开关频率提高到1MHz，还能够降低成 本、可以使用尺寸较小的电感器和电容器。有些新器件还 增加许多新功能，如软启动、限流、PFM或者PWM方式 选择等。 线性稳压器的5种拓扑结构如图1所示。a图为传统的 NPN型线性稳压器，其输入/输出压差超过2.5?3V, I为 驱动电流(下同)。b图为准低压差线性稳压器(QLDO),其 压差可减小到0.9?1.5V。c图为PNP型低压差线性稳压 器(LDO),其压差仅为0.3?0.6V。d图为由P沟道MOS 管构成的PMOS超低压差线性稳压器(VLDO),其压差可 降至100mV左右。e图为由N沟道MOS管构成的NMOS VLDO,其压差可低至几十毫伏。 上述5种线性稳压器的压差计算公式见附表1。 低压差线性稳压器的主要特点 低压差线性稳压器的主要特点是可最大限度地降低调 整管压降，从而大大减小了输入-输出压差，使稳压器能在 输入电压略高于额定输出电压的条件下工作。例如，传统 的线性稳压器7805或LM317,要求输入电压必须比输出 电压高出2.5?3V才能正常工作。为获得+5V输出，就需 要+8V的输入电压。与之相比，新型低压差稳压器的输入 电压只需高于+5.3V,即可获得+5V输出。从电源效率上 看，LM317工作在+3.3V、1A时的效率低于50%。 低压差线性稳压器与开关稳压器相比，主要有以下6个 优点：①稳压性能好;②低噪声（可达几十个微伏，无开关噪 声）、低纹波（电源抑制比可达60?70dB）,这对于无线电 和通信设备至关重要;③低静态电流（超BLDO的静态电流 可低至几微安至几十微安），低功耗，当输入电压与输出电 压接近时可达到很高的效