一种基于FPGA+CPU的冗余对时信号自选择和对时方法.pdfVIP

下载本文档

0
0
约1.78万字
约 12页
2023-06-14 发布于四川
举报
版权申诉

一种基于FPGA+CPU的冗余对时信号自选择和对时方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明属于核电站不同控制系统之间的通信技术领域，具体涉及一种基于FPGA+CPU的冗余对时信号自选择和对时方法，包括十个步骤；第一步：系统运行后，FPGA接收485串口传输的双路冗余IRIG‑B码输入；第二步：FPGA按照IRIG‑B码编码格式解析BCD进制的年、百天、天、时、分、秒时间信息；第三步：FPGA根据年信息，把天信息转换成月和日信息，把BCD进制的时间信息转换成十六进制；第四步：FPGA对双路冗余信号进行自选择；第五步：把选择的那路时间或补偿时间信息进行CRC编码；第六步：按照预定义

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113132040 A (43)申请公布日 2021.07.16 (21)申请号 20191