微电子与ic设计基础第九章mos集成电路.pptxVIP

1 9-6 MOS工艺 我们主要要了解各次光刻版的作用，为学习版图设计打下基础。 2 一、N沟E/D MOS电路的铝栅工艺流程： 铝栅即栅极用Al制作 1、衬底制备 P－Si 2、场区氧化 P－Si SiO2 3、漏源光刻（MK1） P－Si 4、P扩散（附带有氧化） P－Si n＋ n＋ 5、刻栅，预刻引线孔（MK2） P－Si n＋ n＋ 6、栅氧化 P－Si n＋ n＋ 7、VTD调整（MK3） 8、VTE调整（MK4） 9、引线孔光刻（MK5） P－Si n＋ n＋ 10、蒸铝 P－Si n＋ n＋ 11、反刻铝（MK6） P－Si n＋ n＋ 3 二、N沟MOS硅栅工艺 用重掺杂的多晶硅做栅极 4 P－Si P－Si P－Si 1、衬底制备，场区氧化 2、刻有源区（MK1） 3、栅氧化 5 P－Si P－Si 4、刻接触孔（MK2） 5、淀积多晶Si 6 P－Si P－Si n＋ n＋ 6、反刻多晶Si（MK3） 7、漏源扩散（P） （附带氧化） 7 P－Si n＋ n＋ P－Si n＋ n＋ 8、淀积SiO2 9、刻引线孔（MK4） 8 P－Si n＋ n＋ 10、蒸铝、反刻（MK5） 9 硅栅工艺的优点： 1、栅自对准： 自对准是一种在圆晶片上用单个掩膜形成不同区 域的多层结构的技术，它消除了用多片掩膜所引起的 对准误差。在电路尺寸越来越小的情况下，这种方法 用得越来越多。 在硅栅工艺中，栅极起漏源扩散的掩膜作用，可 以实现自对准的源极和漏极的离子注入，使栅区与漏、 源交迭部分减小，寄生电容↓ P－Si 10 形成了图形的多晶硅条用作离子注入的掩膜，用自己的“身体”挡住离子向栅极下结构（氧化层和半导体）的注入，同时使离子对半导体的注入正好发生在它的两侧，从而实现了自对准。 原来呈半绝缘的多晶硅本身在大量注入后变成低电阻率的导电体。 可见多晶硅的应用实现了“一箭三雕”之功效。 P－Si n＋ n＋ 11 2、漏、源尺寸可小 A：扩散之前进行栅氧化，避免了栅氧化时的再分布，可得到浅结（纵向看） B：铝引线可与栅区重迭，因中间有绝缘层；而铝栅工艺铝引线与栅极在一个平面上，中间需要有间隔 12 P－Si n＋ n＋ 铝栅： D/S S/D 间隔 2、刻栅，预刻引线孔 3、刻引线孔 4、反刻AL 1、漏源光刻 G 13 3、两层半布线 铝栅工艺：AL层、扩散层：两层布线 硅栅工艺： AL层 多晶Si层 扩散0.5层 两层半 扩散层之所以只有0.5层，是因为在做扩散层时多晶Si起掩膜作用，扩散层不能与多晶Si层交叉。 P－Si n＋ n＋ 这里不可能有扩散层 14 三、CMOS 铝栅工艺 CMOS工艺是当代VLSI的主流工艺技术，其特点是将NMOS器件与PMOS器件同时制作在同一硅衬底上。 CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺 15 CMOS是在PMOS工艺基础上于1963年 发展起来的，因此采用在n型衬底上的p阱制备NMOS器件是很自然的选择。由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差，使得在没有沟道离子注入技术的条件下，制备低阈值电压(绝对值)的PMOS器件和增强型NMOS器件相当困难。于是，采用轻掺杂的n型衬底制备PMOS器件，采用较高掺杂浓度扩散的p阱做NMOS器件，在当时成为最佳的工艺组合。 考虑到空穴的迁移率比电子迁移率要低近2倍多，且迁移率的数值是掺杂浓度的函数(轻掺杂衬底的载流子迁移率较高)。因此，采用p阱工艺有利于CMOS电路中两种类型器件的性能匹配，而尺寸差别较小。 P阱CMOS工艺 16 P阱CMOS工艺 P阱工艺用离子注入或扩散的方法在N型衬底中掺进浓度足以中和N型衬底并使其呈P型特性的P型杂质，以保证N沟道器件的正常特性。 P阱杂质浓度的典型值要比N型衬底中的高5~10倍才能保证器件性能。然而P阱的过度掺杂会对N沟道晶体管产生有害的影响，如提高了阈值电压，增加了源极和漏极对P阱的电容等。 17 P阱CMOS工艺 电连接时，P阱接最负电位，N衬底接最正电位，通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离。 P阱CMOS的基本结构： 18 N－Si N－Si N－Si P－ P－ 1、场区氧化， P－阱光刻（MK1） 2、阱区B＋注入及 再分布 （注入之前要注入氧化） 3、刻PMOS的漏源区 和P型隔离环（MK2）