《数字电子技术基础》二版 第5章.PPTVIP

第 5 章 集成触发器 ;主要要求：; Flip - Flop，简写为 FF，又称双稳态触发器。;触发器的作用;根据逻辑功能不同分为 ; 基本 RS 触发器 ;5.2.1 由与非门组成的基本 RS 触发器 ;Q;Q;Q;Q;　　触发器次态 Qn+1 与输入信号和电路原有状态（现态Qn）之间关系的真值表。;　　触发器次态 Qn+1 与输入信号和电路原有状态（现态Qn）之间关系的真值表。;　　触发器次态 Qn+1 与输入信号和电路原有状态（现态Qn）之间关系的真值表。;四、特性方程;解：;1. 电路组成;Q;Q;Q;Q;0;3. 特性方程; 基本 RS 触发器的两种形式比较;基本 RS 触发器的优缺点 ;一、TTL锁存器;;二、CMOS锁存器;;二、CMOS锁存器;; 同步触发器 ;Synchronous Flip - Flop ;Q;Q;Q;同步RS 触发器 Qn+1的卡诺图;状态转换图 ;一、电路组成;二、逻辑功能;三、特性表和特性方程;四、驱动表及状态转换图;一、电路结构;Q;特性表 ;四、驱动表及状态转换图;　　同步触发器在 CP = 1 期间接收输入信号，如输入信号在此期间发生多次变化，其输出状态也会随之发生翻转，这种现象称为触发器的空翻。 空翻现象限制了同步触发器的应用。;5.4 边沿触发器 ;Edge - Triggered Flip - Flop;基本 RS 触发器 ;★ CP = 0 、CP =1、CP 由 0正跃到 1 三种情况下， 触发器状态均不变。 ;特性方程;[例]如图所示为下降沿出发边沿JK触发器 CP、J、K 端的输入电压波形，试画出输出 Q 端的电压波形。设触发器的初始状态为 Q = 0 。;三、 集成边沿 JK 触发器 CT74LS112 介绍;三、 集成边沿 JK 触发器 CT74LS112 介绍;[例]已知边沿JK触发器CT74LS112的CP、J、K、RD和SD端的输入波形，试画出输出端Q 的波形。设触发器的初始状态为Q=0 态。;5.4.2 维持阻塞 D 触发器;[例]如图所示为维持阻塞 D 触发器的时钟脉冲 CP 和 D 端输入的电压波形，试画出触发器输出 Q 和 Q 的波形。设触发器的初始状态为 Q = 0。;二、 集成维持阻塞 D 触发器 CT74LS74 介绍; 由 JK 触发器或 D 触发器构成，主要是用来简化集成计数器的逻辑电路。;保持 翻转;二、 D 触发器构成 T 和 T′触发器;一、 CMOS 边沿 D 触发器;Q;CC4013 逻辑图 ;CC4013 逻辑图 ;特性方程; 主从触发器 ;Master - Slave Flip - Flop;Q;Q; 综上所述，主从触发器状态只能在 CP 到达时发生翻 转，其它时刻则保持不变。至于状态如何翻转， 则由 CP 之前最后的输入信号值决定。 ;Q;5.5.3 主从 JK 触发器的一次翻转现象 ;(一)触发器五种逻辑功能的比较;(一)触发器五种逻辑功能的比较;(二)不同逻辑功能间的相互转换;3. D JK; 触发器的应用举例 ; ★ 触发器由门电路构成，因此，门电路的应用 注意事项在这里都适用。例如，TTL 触发器的输 入端悬空相当于输入高电平，而 CMOS 触发器 的输入端不允许悬空。;一、同步单脉冲产生电路;二、多路控制公共照明灯电路;二、多路控制公共照明灯电路;三、数字抢答器电路;三、数字抢答器电路;触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。;触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 ;电平触发器 ;★ 根据是否受时钟控制分为 ;不同触发方式的工作特点 ;分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。