硅通孔tsv关键降低成本和解决工艺路线.docxVIP

硅通孔TSV关键降低成本和解决工艺路线 因为工艺流程微缩和低介电值材料的限制， 3D 堆叠技术被 视为能否以较小尺寸制造高效能芯片的关键，而硅通孔( TSV) 可通过垂直导通整合晶圆堆叠的方式，达到芯片间的电路互连， 有助于以更低的成本， 提高系统的整合度与效能， 是实现集成电 路3D化的重要途径。目前，各大半导体厂商均已将 TSV纳入技 术蓝图，TSV应用开始起步。未来，TSV的应用将取决于制造成 本的进一步降低，以及业界对 TSV发展途径的认识统一。 1硅通孔TSV应用起步 硅通孔TSV目前的应用主要集中在两个方面： 一是网络大数 据，二是内存制造领域。 TSV技术是半导体集成电路产业迈向 3D时代的关键技术。 它允许半导体裸片和晶圆以较高的密度互连在一起， 将传统的芯 片之间引线连接的方式彻底改变， 通过在芯片晶圆上开凿微型导 孔来实现上下的导通。尽管 3D封装可以通过引线键合、倒装 (Flip Chip )凸点等各种通路键合技术实现，但 TSV技术依然 是集成度最高、应用前景最广的方案。 随着各大半导体厂商陆续将 TSV立体堆叠纳入技术蓝图，目 前TSV应用市场已经开始启动，业界对未来TSV的应用前景十分 看好。长电科技副总经理梁新夫认为： TSV目前的应用主要集中 在两个方面：一是网络大数据，这个领域对芯片性能要求很高， 对价格也不是很敏感； 二是内存制造领域， 这个领域不断追求更 大的存储容量。 市场调研机构 Yole Developpement 先进封装部市场暨技术 分析师Lionel Cadix 指出，3D IC通常使用TSV技术来堆栈内 存和逻辑 IC ，预计此类组件将快速成长； 预计到 2017 年应用 TSV 封装的3D IC或3D-WLCSP平台的产品产值可望增长到 400亿美 元，占整个半导体市场的 9%。 推进低成本方案是关键 相比其他解决方案成本更高，是阻碍TSV发展和实际应用的 主因之一。 TSV虽然已经得到部分应用，无可否认仍然存在诸多不完善 之处，这包括制造成本的降低、 技术工艺的完善以及业界对其发 展路径认识的统一。 “目前，采用TSV技术的相关成本仍要比其他解决方案更 高。”梁新夫表示。这是阻碍 TSV发展和实际应用的主因之一。 “ TSV现在大家都在努力发展一些低成本的方案，把整个产 品的成本降下来。 长电实际上已经进行了相关技术的布局， 同时 推出一些产品。TSV有几种不同的类型，既有应用于主芯片的高 密度产品，也有应用于某些特殊领域的芯片， 如手机照相机模组、 部分传感器等。这些领域的芯片可以通过非高密 TSV技术加以实 现，成本又可以承受。”梁新夫进一步告诉记者。 深孔难题逐步解决 TSV的结构深度是目前主要挑战， 3D堆叠设备需要将大于 10：1深宽比的互连结构用铜进行金属化。 工艺制程也是制约TSV成熟和应用的重要因素。“最佳的 TSV技术必须能够满足轮廓控制，同时又需要在工艺能力上具备 灵活性，能够处理300mm晶圆，具有工艺的重复性、实用性、可 靠性。最后还必须满足 IC 市场所要求的最好的性价比。”应用 材料公司中国区事业部资深技术总监赵甘鸣指出。 刻蚀工艺是TSV的关键。尽管TSV制程的集成方式非常多， 但都面临一个共同的难题。大多数情况下TSV制作都需要打通不 同材料层，包括硅材料， IC 中有各种绝缘或导电的薄膜层，刻 蚀工艺是关键。 TSV结构的深度则是目前工艺技术中的重要挑战。集成 3D 堆叠设备需要将大于10：1深宽比的TSV互连结构用铜进行金属 化。孔隙加深有可能造成覆盖效果不佳而造成空洞， 而实现无空 洞填充又需要较厚的薄膜。 只有低成本、 可靠的孔隙填充才能实 现TSV量产。 不过，这些问题正在逐步得到解决。比如，日前应用材料公 司推出的 Endura Ventura PVD 系统能够完成连续薄屏障层和种 子层的硅通孔沉积， 沉积出高质量连续的铜种子层， 从而打造出 性能可靠的硅通孔。 更薄的薄膜可带来更卓越的覆盖效果， 进一 步提高成品率，降低制造成本。 亟须达成路线共识 对于TSV工艺开发，目前最需要的是业界尽早就最佳工艺集 成方案达成共识。 TSV与常规封装技术有一个明显的不同点， TSV制作可以集 成到制造工艺的不同阶段。在晶圆制造COM或BEOL步骤之前可 完成硅通孔，也即通常被称作 Via-first ，此时TSV制作可以在 Fab 厂前端金属互连之前进行，实现 core-to-core 的连接。该 方案目前在微处理器等高性能器件领域研究较多，主要作为 SoC 的替代方案。 此外，TSV也可放在封装阶段生产，通常被称作 Via-last 。 该方案的明显优势是可以不改变现有集成电路流程和设计。目 前，部分厂商已开始在高端的 Flash和DR