二进制数全加器的设计.pdfVIP

山西青年 教 学探讨 二进制数全加器的设计 刘丽杰 110122 辽宁工贸学校 辽宁 沈阳 摘 要：组合逻辑电路秘设计和使用主要从方便使弼。增强逻辑 {1—3j 电路的稳定性、可靠性 经济性、合理和实用方面采考虑，针对具 C A B…C l+ AiBtCl叫+ A}BCiI+ Ai8IC汕I 体情况选择牺应的设计方法和电路。本炙从分鱼元件和集成元 AB +(A嚣十AB《ilC}l 件两个方商对二避耕套加嚣进行 彳分剐设计。 直B +fA0B)t 1 (1—4l 关超词：加法器；逻辑袭迭式；ft电路 (2)根据化简后的逻辑袭i盘式设计逻辑电路圈如图Jfa)。 3用集成译码器CT74LS138构成加法器 组台逻辑电路的设计篷根据设计的命题要求，为了方便使 f1}给变摄A 、B、C 赋值。 用，降低设计成本，增强逻辑电路的稳定性、可靠性 设计饕经济、 由全加嚣逻辑函数为： 台理和实用的逻辑电路。设计时可采用小规模或中、大规模集成 S{ A；翁；Chl+ABje，}+A；BCil+A；B；C；l 电路、而在小规模中也可采用不弼功能的门电路 其中有一些逻 ej蕊AiBeI_¨i+A；劈C；I+AjBjC{i+A；BjC i 辑电路经常大盎的用于各种数字系统中，比如加法器、编码镄、译 将变擞A 、B 、C 将分剜接到CT／4LSI38的兰个输人端 码器等 矗。A2矗0．叠IJ 毽 计算机内部两个二进制之间的加、减、乘、除算术运算都将转 A2AlA。+A2A】A0+A2AA口+A3AlA0 化成若干步的加法运算进行。在数字系统中，尤鼓在计算机的数 字系统中，二进制加法器是其基本部分 因此窑加器的设计 对 + + 十 Y y， C A2Al氐 +A≈iA +A2AlA0+A2lA口 其浑入探索研究有煎婴的爨义。本论文从不同角度米设计金加 器。 + 十 + y3 l全加器概述 l2)用集成译码器 C~4LSl38构成加法器 其逻辑电路圈如 用门电路实现两个二进制数相加并求出和的缎台线路。称为 Iit2。 一 个全加嚣。全加器可以处理低位进位，并输出本位加法进位 它的逻辑符号如tltl(b)所示。 其中为 被加数。玩 为加数 糨邻低位来的进位数为C ， 输出本位和为s。向柏铝离位进位数为 。根据二进制加法的 运算规则．写出逻辑函数表达鼗 A；B；C l十 AiB{Gj + ABlc“l+ AiBeIl fl—1) C ABiC l十 AlBlC j十 Ai黠ie l+ B；C j 《1--2) n 根据使用场合和技术要求等多方面的因素，如对电路的速 度、功耗、成本、可靠性、逻辑功能的煲活性等 按照化简或变换詹 Y1y2 Y4 Y6Y7 的逻辑函敛表迭式台理的选择元器件或集成电路，龋出逻辑电路 的连接圈。 CT74LS138 《 籼