位串行进位加法器.docVIP

下载本文档

15
0
约1.28千字
约 9页
2020-07-03 发布于天津
举报
版权申诉

位串行进位加法器.doc

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实验报告一实验目的使对的使用进行初步的了解对于一些芯片的组合应用更加掌握二实验内容设计位串行进位加法器用半加器设计一个全加器元件然后根据图在顶层设计中用个位全加器构成位串行进位加法器给出时序仿真波形并说明之引脚锁定编译编程下载于中进行硬件测试完成实践报告三实验步骤及各步结果分析位串行全加器的层次结构半加器一位全加器位全加器软件使用新建一个工程工程名为文件并写入程序代码新建一个对写完的代码进行编译发现没有错误新建一个波形文件新建插入程序后双击输入数值进行数据的输入输入相应的值仿真出来的结果按时序给

实验报告一、实验目的使对quartus II的使用进行初步的了解，对于一些芯片的组合应用更加掌握。二、实验内容设计8位串行进位加法器用半加器设计一个全加器元件，然后根据图4-38，在顶层设计中用8个1位全加器构成8位串行进位加法器。给出时序仿真波形并说明之、引脚锁定编译、编程下载于FPGA中进行硬件测试。完成实践报告。三、实验步骤及各步结果 1、分析8位串行全加器的层次结构半加器、 2 3、一位全加器位全加器8 、4． //8-bit adder //half adder halfadder(S,C,A,B);