第一章 微处理器.pptVIP

多周期指令执行 取指：地址/控制总线送出地址/控制信号，读取指令保存到指令寄存器 译码：指令寄存器内容送到译码逻辑，从寄存器文件读取操作数 执行：完成相应操作，结果写回寄存器文件。 AB 0000 0001 0002 DB 2FE000DE 2345 3456 IR 2345 Abus 0001 1111 Bbus 0002 2222 Cbus 0003 001_011_11111_00000_000_00000_11_0_11110 //0 addi r0, r31, r30 2FE000DE 微处理器主要包括三部分： 控制逻辑：控制微处理器执行 数据通路 在RISC中占面积的50%以上，决定时钟频率 是最容易设计的部分 主要部件有： ALU、乘法器、移位器等 寄存器文件、程序计数器、程序状态寄存器等 I/O接口 UART，中断接口，计数器等等 地址端口 寄存器组 乘法器 桶式移位器 ALU 数据端口 指令系统的复杂程度严重影响着处理器控制的复杂程度 控制部件用于指示在指令执行的每个时钟周期，数据通路所要完成的工作。 通常用有限状态图来描述。其中，每个状态对应一个时钟周期，在状态内部写明在指定时钟周期内所要完成的操作。 可以通过以下三个方面来估算控制器的复杂程度： 状态数 ? 控制输入 ? 控制输出 定义微处理器与软件之间的接口 供操作系统、编译程序以及汇编语言程序等的设计者使用。 数据类型 寻址方式 寄存器模型 指令集 指令格式 指令功能 机器管理 存储器管理 微处理器的外部引脚 ? ? ? 如何解释存储器地址以及如何指定存储器地址。 少的寻址方式具有大量减少指令数目的能力，但也增加程序设计的复杂性，因此需要合理地选择。 RISC体系结构一般都支持最常用的简单寻址方式。 CPU中的寄存器一般分以下两种： 用户可用寄存器 机器语言或汇编语言程序员通过优化使用这些寄存器，可减少对主存储器的访问。 控制和状态寄存器 控制部件使用这类寄存器来控制CPU的操作，有权限管理功能的操作系统使用它们来控制程序的执行。 到底设置多少寄存器最合适? 设置太多的寄存器，不仅会增加处理器设计的成本，还要求在指令中有更多的位数来区别它们，从而会影响指令系统的设计和译码的效率。 大量的实验结果表明设置8到32个通用寄存器是最合适的。这是因为，太少的寄存器会导致大量的存储访问，太多的寄存器也不会明显减少存储访问的数量。 应该将寄存器设计成完全通用的，还是专用的？ 专用寄存器的一个优点是，可以由操作码来隐含指明使用寄存器的类型，可以节省指令的位数。但是，专用奇存器会限制程序员的灵活性。 在这个方面，虽然目前还没有最后的定论，但现在的趋势是在广泛使用通用寄存器的同时，仍然保留一些专用寄存器。 C：进位标志位，说明上一次ALU算术操作产生进位或借位。 N：负数标志位，上一次ALU算术/逻辑结果的最高位。 Z：结果‘0’标志位，说明上次ALU算术/逻辑结果为全‘0’。 V：溢出标志位，说明上一次ALU算术运算产生溢出。 mode：当前正在执行的程序的优先级，4位数据可以表示16种优先级。 IE：中断允许位。值为0时禁止任何中断响应。值为‘1’时，若发出请求的中断的优先级高于当前正在执行的程序的优先级mode时进行中断响应，否则中断申请被挂起，直到其优先级高于mode才予以响应。NMI中断发出中断请求时只要IE为‘1’就进入中断响应。因此RISC32支持17级优先级的中断。 在确定微处理器的指令格式及指令时，其实已确定了微处理器数据路径的结构。 微处理器数据路径采用的结构很大程度上影响了指令格式及指令集。 编码格式既强调译码的简单性，又注重编码的密度。 RISC32采用register-register类型的指令格式，又叫做 LOAD/STORE 格式。 所有指令的长度为32位。指令的格式有五种。 REG格式指令的功能由OP场和f场决定。 REG1格式为浮点指令格式。 Dst = src1 op src2 [sh #shift] ; 6位的操作码场OP、3位的功能场f确定指令功能 5位的目的寄存器地址场dst，两个5位的源寄存器地址场src1与src2确定寄存器操作数地址 5位移位次数#shift、2位的移位方式场SH决定操作数src2的移位方式 C为带进位运算控制位。若C为1，对于加法指令，将CPSR寄存器中的进位C作为最低位进位；对于减法指令，则将CPSR的C位作为借位。 移位次数场#shift是一个立即数,表示移位次数。 2位移位方式位SH可以确定四种移位方式。 第二源操作数src2以SH确定的方式经过#shift次移位后作为算术运算部件ALU的第二源操作数。 第二个