《第三章集成电路制造工艺》.ppt

集成电路制造工艺;§ 3.1 硅平面工艺 § 3.2 氧化绝缘层工艺 § 3.3 扩散掺杂工艺 § 3.4 光刻工艺 § 3.5 掩模制版技术 § 3.6 外延生长工艺 § 3.7 金属层制备工艺 § 3.8 隔离工艺技术 § 3.9 CMOS集成电路工艺流程;集成电路的核心是半导体器件 包括：电阻 电容 电感 二极管 三极管 结型场效应晶体管 MOS场效应晶体管....... 不同类型的半导体区域和它们之间一个或多个PN结组成;1950年，合金法制备的晶体管即合金管或台面管 ;1955年，发明扩散技术，扩散能够精确控制;1960年，硅平面工艺是半导体器件制造技术最重要的里程碑。;晶片（Wafer）：衬底硅片，也称为晶圆;;;;§ 3.2 氧化工艺;对扩散杂质起掩蔽作用 可作为MOS器件的绝缘层，栅极氧化层 用作集成电路中的隔离介质和绝缘介质。 作为集成电路中的电容器介质。 对器件表面起保护钝化作用。因半导体表面态对器件的影响非常大，采用氧化层保护可防止环境对器件的污染。 ; SiO2 的基本性质 晶体结构： 结晶型(石英玻璃) 非晶态 半导体器件生产所用的SiO2 薄膜属于非晶态结构。 物理性质 惰性材料，在室温相当宽的范围内，性能十分稳定；电阻率非常高，热氧化的SiO2 薄膜为 10 15 欧姆·厘米， 是很好的绝缘材料，高介电常数。;二.SiO2薄膜的生长方法;;热氧化过程; 氧气法氧化 ;?干氧生成的SiO2结构致密、干燥、均匀性和重复性好，掩蔽能力强，与光刻胶粘附好等优点 ? 干氧化速率慢，由于已生长的SiO2对氧有阻碍作用，氧化的速度会逐渐降低，;高温下，硅与水汽和氧气发生如下反应：;硅;氢氧合成氧化;高压氧化;化学汽相沉积法 CVD;;800-1000℃;;3. SiO2薄膜的要求和检测方法;4. 氧化技术的发展趋势和面临问题;1、扩散定律;;一. 扩散原理;3. 杂质分布特点;扩散结深;二. 常用的扩散方法;2. 液态源扩散;片状源扩散;固固扩散;预沉积 预扩散 表面恒定源的扩散过程。 控制硅片表面的杂质总量 再分布 主扩散 表面限定源扩散过程。 主要用来控制结深;4. 双温区锑扩散;扩散层质量检测方法;方块电阻：表征扩散层中掺入杂质总量的参数 方块电阻（薄层电阻）Rs , R□; 四探针法测方块电阻;6 . 结深的测量 ;三. 扩散工艺与集成电路设计的关系;扩散层之间的距离和扩散窗口之间的距离;要求结深小于1微米;适用于结深小于1微米的平面工艺;离子注入掺杂分两步： 离子注入 退火再分布 离子注入深度较浅，浓度较大，必须热处理使杂质向半导体体内重新分布。 由于高能粒子的撞击，使硅的晶格发生损伤。为恢复晶格损伤，离子注入后要进行退火处理。;? 注入的离子通过质量分析器选出的纯度高，能量单一， 掺杂纯度不受杂质源纯度的影响。 ? 同一平面内的杂质均匀度可保证在±1％的精度。 ? 控制离子束的扫描范围，选择注入，无掩膜技术。 ? 注入深度随离子能量的增加而增加，精确控制结深。 ? 注入不受杂质在衬底材料中溶解度限制，各种元素均可掺杂。 ? 注入时衬底温度低，可避免高温扩散所引起的热缺陷，横向效应比热扩散小得多。 ? 可控制离子束的扫描区域。;光刻的基本原理： 利用光敏的抗蚀涂层(光刻胶)发生化学反应，结合刻蚀方法在各种薄膜上生成合乎要求的图形，一实现选择掺杂、形成金属电极和布线或表面钝化的目的。;特征尺寸 在保证一定成品率基础上光刻出最细的线条。 用特征尺寸评价集成电路生产线的技术水平。 集成电路的特征尺寸是否能够进一步减小，与光刻技术的近一步发展有密切的关系。;涂胶、前烘 ;前烘; 2. 光刻涂胶 ;? 图形对准非常重要。除初次光刻外，其它次光刻必须要与前几次光刻图形严格套准，不能偏差丝毫。 ? 曝光将光刻掩模覆盖在涂有光刻胶的硅片上，光刻掩模相当于照相底片，一定波长的光线通过这个“底片”，使光刻胶获得与掩模图形同样的感光图形。;Dry etch of Si;? 干法刻蚀 ?用等离子体进行薄膜刻蚀的技术。借助辉光放电用等离子体中产生的粒子轰击刻蚀区。 ? 是各向异性刻蚀技术，在被刻蚀区域内，各方向上刻蚀速度不同。 ? Si3N4、多晶硅、金属及合金材料采用干法刻蚀技术。;; 二. 超微细图形曝光技术 ;1、远紫外曝光技术 采用KrF 激光光源： λ=248nm ArF 激光光源： λ=193nm 配