archivetemp第十一章 数字系统设计方法 .pptxVIP

第十一章 数字系统设计方法内容纲要数字系统的层次化结构数字系统设计过程的四个级别：性能级、功能级、结构级、物理级。自顶向下（top-down）设计方法自顶向下的设计方法是一种由抽象的定义到具体的实现、由高层次到低层次的转换逐步求精的设计方法。模块设计（系统设计）模块化技术就是将系统总的功能分解成若干个子功能，通过仔细定义和描述的子系统来实现相应子功能。设计举例：串行数据接收器详述串行数据接收器的设计过程设计举例：迭代技术从逻辑设计转换成电路实现的物理设计过程当中，迭代是一类很有用的技术。可编程专用芯片设计的流程数字系统层次化结构数字系统设计过程可以分为四个层次：性能级性能级功能级结构级物理级系统设计功能级逻辑设计系统设计：将性能级的说明映射为功能级的设计过程逻辑设计：将功能级的描述转换为结构（逻辑）的过程物理设计：将逻辑结构转换为物理级（电路）的实现结构级物理设计物理级数字系统层次化结构性能级：要求开发系统“做什么”这个问题功能级：把系统划分为若干子系统数字系统设计的四个层次 结构级：将模块的功能描述转化为实现模块功能的具体硬件和软件的描述物理级：物理级也称为电路级。它把上一步描述功能的算法转为物理实现性能级系统设计功能级逻辑设计结构级物理设计物理级自顶向下设计方法 自顶向下的设计方法采用系统层次结构，将系统的设计分成几个层次进行描述。 由系统的性能级描述导出实现系统功能的算法，即系统设计。 由功能级描述设计出系统结构框图，然后进行逻辑设计，详细给出实现系统的硬件和软件描述。模块技术(系统设计)模块技术是系统设计中的主要技术 模块化技术就是将系统总的功能分解成若干个子功能，通过仔细定义和描述的子系统来实现相应子功能。 一个系统的实现可以有多种方案，划分功能模块也有多种模块结构。结构决定系统的品质，一个结构合理的系统可望通过参数的调整获得最佳的性能。在划分系统的模块结构时，应考虑以下几个方面：限制条件：技术的先进性和可行性、经费、开发时间、可获得的资料等模块之间有哪些数据流和控制流信息如何有规则地控制各模块交互作用如何评价模块结构的质量如何将系统划分为一组相对独立又相互联系的模块期望的目标：功能、易理解性、可靠性、易维护性等模块技术(系统设计)系统模块结构的方法模块结构框图：以框图的形式表示系统由哪些模块组成以及模块之间的相互关系。模块功能说明：采用自然语言或专用语言，以算法形式描述模块的输入/输出信号和模块的功能、作用和限制。例：串行数据接收器性能级设计数据多少位？传输格式？传输速率？信号电平？其他？ 设串行数据8位，奇校验，按RS232C格式传输（如下图所示），TTL电平，传输速率≤100KBPS。要求并行输出接收数据且指出所收数据是否有奇偶误差。 系统结构级设计设定输入输出变量构思数据处理器功能部件列出控制器应输出的控制信号列出数据处理器应输出的状态信号例：串行数据接收器外部输入数据为X ，输出分别为Z(8位数据)，C（输出标志），P（奇偶误差指示）。其中：C=1 输出数据有效；C=0 输出数据无效P=1 有奇偶误差；P=0 无奇偶误差移位寄存器(R), 计数器(CNT), 触发器(C), 触发器(P)和相关组合逻辑等清零信号，移位信号，计数控制信号，触发器P和触发器C置1置0信号等起始信号，收到8位，奇偶误差CNTRCP组合电路XZST控制器例：串行数据接收器根据上面的分析，可以得到系统的结构框图如下:虚线框内对应的是数据处理器控制器应该输出的信号：清零信号、移位信号、计数器控制信号、触发器P和触发器C置1置0信号。数据处理器反馈给控制器的信号：起始信号、已收到8位数据、有奇偶误差例：串行数据接收器逻辑级设计：(A) 处理器 右移移位寄存器 74194 计数器 74163 触发器 741109 奇偶校验电路 743280设计和选择各功能部件:定义处理器状态信号, 列出状态变量表设处理器的输出状态信息为S1（起始位），S2（已收到8位），S3（有奇偶误差），如表：例：串行数据接收器画出数据处理器逻辑图:S1Z(MSB)Z(LSB)44Q0 ~ Q3Q0 ~ Q3xDsrQ3DsrQ3T1194T1194MAMBMAMBREADS2S2QDQQQQT1190T1190S1T1163JKJKCr+STCPSTCCLRxFET3280S3串行数据接收器数据处理器逻辑图z8T00S10CLRT11S21S3001READSTCPSTC例：串行数据接收器逻辑级设计：(B) 控制器1.根据系统功能画控制器的ASM图(右图)：2.求控制器逻辑表达式和控制信号表达式如下：例：串行数据接收器3.画出控制器的逻辑图：READSTCS1T1+DQS2STCPCRQT0CLRS3串行数据接收器控制器逻辑图串行数据接收器物理级设计：系统布局、