archivetemp第八章 数字系统_综合.pptxVIP

第七章 综合主 讲 人：徐向民教授本章主要内容：1. 综合的层次2. 高层次综合3. 逻辑综合4. HDL逻辑综合软件5. 可编程器件的综合综合的层次 针对一个给定的设计，根据设计应实现的功能与相应的约束条件，通过计算机的优化处理，获得一个满足要求的设计方案的过程，就称为综合。 数字系统可以在多个层次上描述，这些层次由高到低可以分为算法层、寄存器传输层、逻辑层、电路层、版图层。 通常，综合可以分为3个层次：高层次综合、逻辑综合、版图综合。算法级物理特性寄存器传输级行为特性逻辑级电路级主要了解从算法级行为描述?寄存器传输级结构描述的综合技术。版图级版图综合逻辑综合高层次综合结构特性高层次综合高层次综合：从算法级的行为描述转换到寄存器传输级的描述。高层次综合系统的输入：硬件描述语言的源描述。综合结果：通常包括一个数据通路和一个控制器。数据通路（datapath）：由寄存器、功能单元、多路器和总线等模块构成的互连网络，用于实现数据的传输。控制器（controller）：通常由硬连逻辑（hardwired logic）或固件（firmware）构成，用于控制数据通路中数据的传输。◆数据通路中的功能单元可以是半导体厂商提供的已经设计好的单元，也可以是下一步将要设计的假定单元。 ◆存储单元包括寄存器和内存单元，其中的使能输入与控制器相连，以控制其读/写操作。 ◆互联网包括连线、多路器和总线，其中的选择输入与控制器相连，用于选择输入数据。 ◆这些模块互连并由控制器提供控制信号后，即完成了一个实现预定功能的寄存器传输级设计。高层次综合从算法级的行为描述转换到寄存器传输级描述的过程。算法描述编译与转换功能单元库中间表示格式确定每个状态发生的时刻调度给数据分配寄存器数据流分配给操作分配功能单元在寄存器传输级控制器被表示成为一个有限状态机（或微程序）控制流数据通路控制器综合ASM图的硬件实现反编译硬件逻辑结构描述直接用于有限状态机综合与逻辑综合的输入直接用于文档管理或其他逻辑综合工具的输入高层次综合高层次综合技术的应用可以明显地提高设计速度，缩短设计周期，允许设计者寻求最优或满意的设计方案。高层次综合技术的引入使得集成电路的用户，特别是专用集成电路的用户（可以不是集成电路设计专家），可以直接进行数字系统从行为描述到芯片描述的设计工作。 说明：本章中仅介绍通用同步电路的综合技术。实现一个给定行为功能的硬件结构通常可以有许多种，高层次综合的任务是找出一个满足约束条件和目标集合的、造价最低的硬件结构。逻辑综合逻辑综合就是将高抽象层次的描述自动地转换成较低抽象层次描述的一种方法。就现在的逻辑综合工具而言，所谓逻辑综合就是将RTL级的描述转换成门级网表的过程。说明：设计人员只要正确地使用这些工具就可以得到系统的门级网络表。逻辑综合逻辑综合:RTL级的描述转换成门级网表的网表视图逻辑综合逻辑综合的过程工艺库在综合器进行自动综合前,需完成代码的设计,以及工艺库、属性、约束条件的设定。RTL描述代码逻辑综合器门级网表属性约束条件说明：工艺库、属性及约束条件的设定不是必需的，可使用综合工具的缺省值。逻辑综合_约束条件对于一个数字系统而言，芯片的面积和芯片的速度是综合时要考虑的最主要两方面约束。如下图：ABCDE假设一个2个管脚的门电路需要4个晶体管，则上图需要16个晶体管，最大延时是4个单位的门延时。逻辑综合_约束条件设计者可通过约束条件对设计进行优化。如对上例中在保持面积不变时（即使用的门数相同），对速度进行约束。下图是相同功能的等效电路：D=1CABCE假设3个管脚的门电路需要6个晶体管，则上图需要18个晶体管，最大延时是3个单位的门延时。逻辑综合_约束条件 1、约束的表示 用于综合的约束可以用用户定义属性来表示。用户定义只是用于给综合工具传递约束信息，仿真时被忽略。格式： attribute 属性名 ： 数据类型 ； attribute 属性名 of 对象名 ：对象类型 is 值；例1：Type state is ( s0, s1, s2, s3 ); Attribute enum_encoding of state : type is “00 01 11 10”; --用于确定状态编码，用于有限状态机的描述中例2：Attribute pin_no :natural ;Attribute pin_no of q : signal is 42 ;--为端口锁定芯片引脚逻辑综合_约束条件 2、资源的约束例： if select=‘1’ then q=a+b; else q=c+d; end if ;点评：上面的例子可以用2个加法器和1个二路选择器实现也可以用1个加法器和2个二路选择器完成。逻辑综合_约束条件 2、资源的约束用2个加法器和1个二路选择